JESD204接口调试总结——Xilinx JESD204B IP AXI寄存器简介
judy 在 周三, 09/14/2022 - 09:24 提交
一般来说，如果在IPcore配置正确的话，不太需要通过AXI指令来进行参数的修改，不过如果能够支持AXI指令
All node
车载多传感器融合方案
judy 在 周二, 09/13/2022 - 17:55 提交
下一代 7nm 工艺 Versal 实现 4 路 2MP，2 路 8MP 30FPS 相机，1 路激光雷达，1 路毫米波雷达的数据通道处理
Vivado 综合出现中断、失败、“PID not specified”
judy 在 周二, 09/13/2022 - 15:45 提交
在对工程进行综合时，出现综合过程中出现中止或者完全不启动综合，类似下图，明明点击综合启动了几分钟
使用Vitis HLS创建属于自己的IP
judy 在 周二, 09/13/2022 - 09:49 提交
LUT 或 SICE是构成了 FPGA 的区域。它的数量有限，当它用完时，意味着您的设计太大了！
自动删除当前目录及其子目录下的所有PetaLinux工程的build目录下的临时文件，释放2TB硬盘空间
judy 在 周二, 09/13/2022 - 09:20 提交
服务器报告硬盘没有空间。执行脚本peta-del-build-temp.sh
用于缺陷检测的自动化边缘 AI 解决方案
judy 在 周五, 09/09/2022 - 15:43 提交
该演示结合了FPGA边缘AI解决方案和带外模块，通过带外远程管理实现自动化缺陷检测。
MMU的设计
judy 在 周五, 09/09/2022 - 15:39 提交
什么是MMU？MMU是Memory Management Unit的缩写，这原本是软件内存管理方面的一个概念
HLS最全知识库
judy 在 周五, 09/09/2022 - 09:49 提交
Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS。
AMD：应对算力挑战 支持数据中心绿色化发展
judy 在 周五, 09/09/2022 - 09:25 提交
数字时代蓬勃发展，算力已成为重要的生产力，它像水、电一样，是当今社会的核心资源。