FPGA ISP Xilinx MIPI
judy 在 周四, 06/23/2022 - 09:34 提交
本人比较喜欢Xilinx家的东西，这里就讲一讲Xilinx家的MIPI方案。这里以普通7系列作为讨论的对象， X家高端的KU+/MPSOC+有已经可以直接支持MIPI接口的IO了。
All node
HEX(Xilinx MCS)文件格式详解
judy 在 周三, 06/22/2022 - 14:44 提交
Xilinx 用于程序固化的MCS文件虽然是以.mcs后缀命名，但其本质是hex文件，把后缀改成.hex后，可以直接使用文件工具打开，符合Intel-HEX文件格式。
基于视觉演示学习的自动驾驶小车
judy 在 周三, 06/22/2022 - 11:52 提交
在ROS机器人框架下设计了一套基于视觉信息和神经网络的小车自动驾驶程序，并部署在KV260平台上。
从底层结构开始学习FPGA----分布式RAM（DRAM，Distributed RAM）
judy 在 周三, 06/22/2022 - 10:15 提交
RAM是Random Access Memory的首字母缩写。它是一种主存储器，用于存储当前正在使用的信息。信息可以是正在处理的数据或程序代码。
【Vivado那些事儿】XilinxCEDStore介绍
judy 在 周三, 06/22/2022 - 09:36 提交
之前很多人问我有没有好的代码可以参考，我之前一直推荐的是官方的IP参考例程/IP源码，但是不知道大家有没有看过官方的项目例程，看下下图
UltraScale的LVDS的使用
judy 在 周二, 06/21/2022 - 15:41 提交
LVDS是一种低摆幅的差分信号技术，使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
基于ZCU104 USB3.0的UVC Camera实现
judy 在 周二, 06/21/2022 - 10:40 提交
Zynq UltraScale+ MPSoC EV系列含有大量的视频输入接口，接入的视频流经过PL侧的逻辑处理后，通过USB3.0实现UVC输出各种高分辨率、高帧率、特殊格式的视频流
Vitis AI 优化器用户指南 (v2.5)
judy 在 周二, 06/21/2022 - 10:35 提交
本文提供优化神经网络模型的能力。
从底层结构开始学习FPGA----移位寄存器
judy 在 周二, 06/21/2022 - 09:53 提交
移位寄存器内的数据可以在移位脉冲（时钟信号）的作用下依次左移或右移。移位寄存器不仅可以存储数据，还可以用来实现数据的串并转换、分频，构成序列码发生器、序列码检测器
聊聊FPGA原型验证
judy 在 周一, 06/20/2022 - 15:45 提交
做FPGA的人很多，但其中做原型验证的人可能就比较少了，我做了一年多的FPGA原型验证，今天简单聊聊自己的一点感触。