All node

HDMI_1.4_2.0_TX_Subsystem_IP介绍和基础debug建议

judy 在 周五, 03/25/2022 - 09:20 提交

Xilinx HDMI 1.4/2.0 TX的解决方案是由HDMI 1.4/2.0 Transmitter Subsystem IP作为MAC和Video PHY Controller IP作为PHY组成, 在板上, 还有SN65DP159被用作TMDS level shifter

FPGA与X86 CPU高速通信的几种方案

judy 在 周四, 03/24/2022 - 15:48 提交

本文介绍FPGA与X86 CPU高速通信的几种方案

【工程师分享】VCK190 PCIe QDMA 通用数据传输参考设计

judy 在 周四, 03/24/2022 - 14:20 提交

目前在X86机箱里插VCK190测试。X86、PCIe Host、Host都是指X86运行的Linux环境。Versal、Endpoint、A72都是指A72运行的Linux环境。Endpoint有时使用EP来简化。

HDMI_1.4_2.0_RX_Subsystem_IP介绍和基础debug建议

judy 在 周四, 03/24/2022 - 10:19 提交

Xilinx HDMI 1.4/2.0 RX的解决方案是由HDMI 1.4/2.0 Receiver Subsystem IP作为MAC和Video PHY Controller IP作为PHY组成，在板上，由外部电阻来实现TMDS level shifter，还有TMDS181作为retimer

面向低轨通信小卫星的物联网平台的QLS1046-Space使高性能协议变为现实

judy 在 周三, 03/23/2022 - 17:27 提交

本文将介绍一种新型的小型LEO通信卫星的架构，通过实现RL LEOnida解决方案和嵌入式解调算法来提高终端和卫星之间的通信性能。

Vivado HLS - 如何实现浮点累加的PIPELINE II=1？

judy 在 周三, 03/23/2022 - 11:12 提交

如何实现浮点累加的PIPELINE II=1？

UltraScale FPGA BPI 配置和闪存编程应用说明 (v1.2)

judy 在 周三, 03/23/2022 - 10:10 提交

本文描述了UltraScale™ FPGA的BPI配置和闪存编程技术。

通过 P4 插件实现面向未来的 SmartNIC 加速

judy 在 周三, 03/23/2022 - 09:24 提交

在本视频中，我们将演示 Xilinx Alveo SN1000 SmartNIC 自适应架构如何使客户能够通过易于使用的 P4 可编程框架自定义应用数据路径。

SmartNIC 助力充分发挥数据中心优势

judy 在 周二, 03/22/2022 - 11:05 提交

借助基于赛灵思自适应计算平台的SmartNIC，您的数据中心将更高效、更可盈利、更灵活应变并且更安全。

以 Zynq SoC 实现毫秒级边缘 AI 感知

judy 在 周二, 03/22/2022 - 10:18 提交

雪湖科技聚焦于智慧交通的的激光雷达 AI 感知，推出了嵌入式 AI 感知边缘计算机 LiDAREYE™。该平台内置赛灵思 Zynq® UltraScale+™ ZU7EV 和雪湖科技自研的 AI 硬件加速引擎与 AI 算法，专为激光雷达 3D 点云的 AI 感知计算而设计