IDC：2021上半年人工智能市场规模达21.8亿美元 同比增长42.2%
judy 在 周二, 12/28/2021 - 11:06 提交
IDC中国发布了2021上半年人工智能市场份额报告，整体市场规模达21.8亿美元，相比去年同期增速42.2%。
All node
Harris 加快信号处理 FPGA 验证
judy 在 周二, 12/28/2021 - 10:07 提交
Harris 工程师需要设计和验证一种跨多个 Xilinx® Virtex® FPGA 的信号处理系统。在这种人工密集型流程中，完成对子系统定点模型的仿真后
Xilinx平台Aurora IP介绍（二）时钟与复位
judy 在 周一, 12/27/2021 - 14:49 提交
对于我们使用Xilinx或其他的成熟IP而言，IP相当于一个黑匣子，内部实现的逻辑功能我们知道，但是控制不了，只能默认OK；一般而言，成熟IP都是经过反复验证和使用，确实没有什么问题。所以，IP能不能用，首先要做的就是确保时钟和复位。
开发者分享| Vitis_HLS, 玩转AXI总线突发读写的代码风格-上
judy 在 周一, 12/27/2021 - 10:54 提交
在Vitis HLS 工具中，要真正完成AXI总线突发，我们需要一个合适的代码风格并结合恰当的指令设置来达到这个目的。本章节带大家看看如何玩转AXI总线突发读写的代码风格-上。
FPGA调试中常用TCL语法简介
judy 在 周一, 12/27/2021 - 10:23 提交
使用Jtag Master调试FPGA程序时用到tcl语言，通过编写tcl脚本，可以实现对FPGA的读写，为调试FPGA程序带来极大的便利，下面对FPGA调试过程中常用的tcl语法进行介绍，并通过tcl读FIFO的例子，说明tcl在实际工程中的应用。
自适应计算挑战赛 | 任务推进建议与参考资料大全
judy 在 周一, 12/27/2021 - 10:14 提交
2021自适应计算挑战赛赛程已过半，近期在开发设计过程中，我们收到众多开发者对于硬件板卡的资料查找询问。XILINX开发者社区特此整理了关于3个硬件赛道板卡在项目设计和开发时的时间周期安排与各硬件设计时做需要的资料介绍，希望对大家有所帮助。
Vivado Design Suite教程：动态功能交换 (v2021.2)
judy 在 周五, 12/24/2021 - 16:59 提交
本文演示如何使用Vivado® Design Suite创建一个从HDL综合到BIT文件生成的动态功能交换（DFX）设计。通过DFX，您可以对使用中的Xilinx®器件的某些区域进行重新编程和重新使用，同时该器件继续运行。
Sony图像传感器接口SLVS-EC开发分享第一部分：标准简要解读
judy 在 周五, 12/24/2021 - 14:58 提交
由于现在Sony的图像传感器靶面越来越大，100M像素以上的也很多；帧率也越来越高，1000fps以上的也不在少数，因此SLVS-EC接口在至少在Sony的Sensor上会用得越来越多。
Xilinx平台Aurora IP介绍（一）Aurora基础知识
judy 在 周五, 12/24/2021 - 14:50 提交
Aurora 广泛用于需要背板、电路板间和芯片间连接的应用。细分市场包括有线通信、存储、服务器、测试测量、工业、消费和医疗等。此外，Aurora 也可用作嵌入式处理器应用中的调试端口。
Vivado中怎么做set_input_delay约束
guanxiao_505740 在 周五, 12/24/2021 - 11:10 提交
在STA中，要分析上游器件和FPGA之间的时序关系就得指定input delay。