HLS IP核AXI Stream接口问题总结
joycha 在 周五, 12/10/2021 - 09:41 提交
两个AXIStream接口类型的IP核之间有时候需要加入一个Video(具有HS\VS)接口的IP核，这就需要将AXIStream类型的数据转换为Video类型，通过Video接口的IP核之后，又要将Video接口转换为AXIStream
All node
如何从 SDK 中获取 ELF 文件的大小？
judy 在 周四, 12/09/2021 - 15:11 提交
如何从 SDK 中获取 ELF 文件的大小？本文分享两种方法。
基于 FPGA 的智能引擎控制单元
judy 在 周四, 12/09/2021 - 15:01 提交
发动机管理几乎从未被认为是获得更好燃油经济性的一种方式。但在燃油价格不断上涨的今天，可以非常有效地使用电子技术来提高燃油经济性。
提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器
judy 在 周四, 12/09/2021 - 10:11 提交
本文深入探讨了跳频(FH)的概念，以及如何通过灵活设计 ADRV9002 SDR 收发器的锁相环(PLL)架构来实现四大跳频特性。
基于FPGA的TDC延时设计
judy 在 周四, 12/09/2021 - 09:47 提交
采用FPGA的CARRY4进位单元，每个CARRY4的COUT连接到下一个CARRY4的CIN，这样级联起来，形成延时链；每个COUT做为抽头输出到触发器，通过本地时钟进行数据采样
FPGA芯片同时识别22张人脸，总共需要几步？
judy 在 周三, 12/08/2021 - 10:41 提交
FPGA被称为万能芯片，通过逻辑编程，可以实现基本上所有功能。那么问题来了，所以如果用FPGA加速人工智能，实现深度学习算法，难度大不大？
Xilinx FPGA平台DDR3设计保姆式教程（2）——DDR3各时钟频率及带宽分析
judy 在 周三, 12/08/2021 - 10:16 提交
对FPGA而言，时钟就是脉搏，必须理解透彻！
探索高性能 5G 无线方案
judy 在 周三, 12/08/2021 - 10:04 提交
作为一项可以改变整个游戏规则的技术，5G正在重塑新格局并呈现出三大新趋势：遵循尼尔森定律，带宽需求继续以每年接近50%的速度增长；Open RAN 巅峰了传统端到端的封闭系统，新机遇不断涌现
Alveo助力快手打造核心业务技术护城河
judy 在 周三, 12/08/2021 - 09:35 提交
快手将赛灵思 Alveo 加速器卡应用于 ASR 服务，是 FPGA 在国内大规模直播及短视频自动语音识别场景落地的首个成功案例。
Vitis HLS AXI_master总线的突发读写概览
judy 在 周二, 12/07/2021 - 17:55 提交
本文给大家分享系统级别的一些宏观概念以及如何预估 HLS 内核向 DDR 发送突发读写在各个步骤中的延迟。