FPGA的虚拟时钟如何使用？
judy 在 周二, 12/07/2021 - 10:06 提交
在我之前写的FPGA时序约束教程中，有一篇中讲到了虚拟时钟，但文中对虚拟时钟的应用介绍的还不够详细，因此这里我们再对虚拟时钟做一个更加细致的介绍。
All node
【工程师分享】PetaLinux指定Linux configuration文件
judy 在 周二, 12/07/2021 - 09:50 提交
PetaLinux新特性，可以指定Linux configuration。Linux configuration文件要放在Linux代码的目录arch/arm64/configs里。使用petalinux-config配置时，指定文件名就可以，不用指定目录。
快手使用 Xilinx 技术为大规模直播和视频应用提供 ASR 服务
judy 在 周二, 12/07/2021 - 09:36 提交
了解 Xilinx Alveo™ U50LV 加速卡如何为快手的 ASR 服务提供低延迟和高吞吐量优势。
视觉AI玩家请注意！Xilinx 视觉和机器学习体验课来啦！
judy 在 周一, 12/06/2021 - 17:36 提交
作为与赛灵思合作最为紧密的技术分销伙伴，安富利将在下周携手赛灵思和安森美于12月7日-9日在福州市、厦门市、深圳市几个城市中巡回举办“Kria SOM Workshop”的活动。
【工程师分享】更改Xilinx的Linux Kernel的默认选项，减小Linux大小
judy 在 周一, 12/06/2021 - 10:22 提交
Xilinx 发布的Linux Kernel，默认包含了以下选项
Xilinx FPGA平台DDR3设计保姆式教程（1）——DDR3基础简介
judy 在 周一, 12/06/2021 - 10:02 提交
DDR3全称double-data-rate 3 synchronous dynamic RAM，即第三代双倍速率同步动态随机存储器。所谓同步，是指DDR3数据的读取写入是按时钟同步的
基于米联客MA703FA开发板的MicroBlaze LWIP千兆以太网例程
judy 在 周一, 12/06/2021 - 09:47 提交
Xilinx FPGA MicroBlaze使用AXI 1G/2.5G Ethernet Subsystem（= Tri Mode Ethernet MAC + AXI Ethernet Buffer）以太网IP核驱动RTL8211FD千兆网口，并使用lwip2.1.2协议栈建立http服务器，支持IPv6
Kintex UltraScale FPGA KCU105 评估套件 - Maxim 集成功耗控制器重编程
judy 在 周五, 12/03/2021 - 17:15 提交
Kintex UltraScale FPGA KCU105 评估套件使用 MAX15301 及 MAX15303 PMBus 稳压器以及 MAX20751E 主控基于 Maxim PMBus 的电源系统。
MicroBlaze处理器参考指南 (v2021.2)
judy 在 周五, 12/03/2021 - 10:51 提交
MicroBlaze™处理器参考指南提供了有关32位和64位软处理器MicroBlaze的信息，它是Vivado®设计套件的一部分。该文件旨在作为MicroBlaze硬件架构的指南。
IBERT for GTY中两点总结
judy 在 周五, 12/03/2021 - 10:37 提交
在IBERT测试中需要注意的有以下两个要点