Vitis下测试Zynq硬件平台
judy 在 周二, 11/23/2021 - 09:53 提交
在Zynq开发时，在Vivado中新建Zynq硬件平台，加入DMA、AXI接口模块，在进行构建软件系统之前，通常需要对硬件平台进行验证，检测模块新建过程中是否存在问题。下面对这一过程进行简单介绍。
All node
FPGA 功耗管理设计技术
judy 在 周二, 11/23/2021 - 09:26 提交
在完成“FPGA 功耗”课程之后，您将能够解释静态功耗与动态功耗的区别，描述更小的器件形状对静态功耗的影响，定义泄漏电流与结温的关系，以及描述与功耗相关的某些器件数据手册信息。
基于Vitis HLS加速图像处理
judy 在 周一, 11/22/2021 - 14:56 提交
Vitis Vision库是OpenCV和Vision功能的加速库，可在Vitis环境中使用，这些库的L1目录是示例设计。为了适应各种用户环境，从2020.1版本开始，Xilinx不再使用Vivado / Vitis工具提供预安装的OpenCV版本。尽管Vitis_hls编译Vision库不需要OpenCV，但是用户测试验证使用时OpenCV。
赛灵思：Alveo加速卡助力数据中心实现高质量发展
judy 在 周一, 11/22/2021 - 10:10 提交
随着技术的不断迭代，未来会出现越来越多的HPC集群，利用更多专业化加速器进行计算工作，从而减少服务器、CPU的使用量
FPGA 电源要求概览
judy 在 周一, 11/22/2021 - 09:48 提交
在完成本次 FPGA 电源要求课程后，您就能够描述您的 FPGA 电源要求，说明一款 FPGA 的用电情况以及解决方案的功耗取决于设计及 FPGA 器件的原理。
合见工软发布基于VU19P FPGA器件的FPGA原型验证系统UV APS
judy 在 周一, 11/22/2021 - 09:36 提交
UV APS产品系列能够帮助客户加速验证进度、提前进行软硬件集成开发与测试，其中UVAPS-VU19P-Quad采用了4个Xilinx Virtex Ultrascale+系列的VU19P FPGA器件，支持20台设备级联。给客户带来了平均1.4x仿真速度和1.6x容量的提升
Vitis 高级综合用户指南 (v2021.2)
judy 在 周五, 11/19/2021 - 15:49 提交
本文描述如何使用 Vitis™ 高级综合工具。
瑞苏盈科Zynq UltraScale+ MPSoC开发套件助您大幅缩短FPGA设计导入时间
judy 在 周五, 11/19/2021 - 15:25 提交
采用核心板模块可以显著降低上市时间和项目风险。基于Xilinx Zynq UltraScale+ MPSoC的Enclustra水星XU5是一个完整而强大的嵌入式处理系统，面积比信用卡还要小。将其插入一个针对特殊应用的底板就可以工作了
Vitis AI - 如何利用张量提升内存使用效率
joycha 在 周五, 11/19/2021 - 11:40 提交
在数据处理中，对原始数据进行重塑或重新排序并创建多个副本是很常见的行为。无论执行任何新步骤，都会创建新副本。随着程序的增大，占用的内存也会增大，我几乎从未考虑过这个问题，直到遇到了“内存不足”错误。
基于AD9371和Zynq UltraScale+ MPSOC 的多通道宽带通信平台
judy 在 周五, 11/19/2021 - 10:06 提交
该文分析了多通道宽带通信平台需求和技术特征，提出了一种基于集成射频芯片AD9371 和Zynq UltraScale+ MPSOC 的多通道宽带通信平台解决方案