Vitis AI修炼秘籍（4）——DPU IP的系统集成
judy 在 周一, 09/13/2021 - 14:25 提交
Xilinx提供了一些基础的开发板平台内嵌在Vitis IDE中，用户可以直接从这些platform创建应用程序。但如果是自定义的板卡或者想要部署更多加速器IP、配置不同的性能，我们就需要创建完全自定义的硬件平台。本文介绍创建Vitis AI硬件平台的基本步骤。
All node
zynqmp单板通过ssh与虚拟机通信
judy 在 周一, 09/13/2021 - 09:53 提交
将zynqmp单板和电脑主机通过网线连接到同一个交换机。单板和电脑上电后，打开虚拟机，将网络连接设置成桥接模式。进入虚拟机，查询虚拟机ip地址
Zynq-7000系列Quad-SPI I/O接口简介
judy 在 周一, 09/13/2021 - 09:32 提交
I/O 信号可通过 MIO 引脚获得， Quad-SPI 控制器在共享或单独的总线配置中最多支持两个 SPI 闪存， 控制器支持以多种配置运行
Imagination开发者系列在线课程第五期：硬件级光线追踪
在本期课程中，您将了解到Imagination研发光线追踪技术的历史，光线追踪的基本概念，以及它所能实现的图形图像效果。
2021 FPGA创新赛线上Xilinx专题技术培训
judy 在 周五, 09/10/2021 - 15:29 提交
本次系列培训将面向2021年FPGA创新赛师生参赛团队与广大Xilinx FPGA用户。藉此培训让大家了解基于Xilinx FPGA设计流程，包括基础逻辑设计与调试、嵌入式系统设计、PYNQ框架介绍与DPU的使用等。涵盖范围将适配逻辑设计、嵌入式设计、数据科学设计的不同应用需求。
开发者分享 | 使用方法论报告4: 罕见的比特翻转
judy 在 周五, 09/10/2021 - 14:38 提交
本篇博文中的分析是根据真实客户问题撰写的，该客户发现在现场出现罕见的比特翻转, 本篇博文旨在演示用于缩小根本原因范围以及修复此问题的部分调试技巧。
Xilinx Adapt 2021虚拟技术大会有何看点？
judy 在 周五, 09/10/2021 - 10:14 提交
产品是企业意志的直接体现，Xilinx先后推出可为FPGA、SoC 和 Versal ACAP开发嵌入式软件和加速应用的Vitis统一开发平台，面向AI时代的Alveo加速器、Kria机器人自适应解决方案，已为包括微软Azure Synapse在内的诸多项目提供创新支持，Xilinx深深影响着数据中心、医疗、机器人等产业。
Vitis AI修炼秘籍（3）—— 开发板测试与Linux系统构建
judy 在 周五, 09/10/2021 - 09:37 提交
经过前面的实验，我们已经基本摸清楚了Vitis IDE & Vivado的使用方法。在开始构建DPU与深度学习软件栈之前，我们先对我们拿到的开发板做个体检(硬件全面测试)，由于大部分深度学习软件框架都是运行在Linux, android或IOS等嵌入式系统上，因此测试完硬件后还需要搭建一个Linux系统以供后续开发使用。
Versal ACAP VCK190基础目标参考设计
judy 在 周四, 09/09/2021 - 15:43 提交
体现 Versal 器件价值主张的参考设计。平台设计包括针对不同市场的视频、机器学习和基于 100G 以太网的 IP。用户可以按原样使用这些设计，也可以根据应用需求对其进行修改。
【视频】2021赛灵思自适应计算挑战赛启动报名！
judy 在 周四, 09/09/2021 - 10:03 提交
对一个全新的加速应用程序有激动人心的想法吗? 在2021年赛灵思自适应计算挑战中展示它吧!