【视频】在支持 SDAccel 及 RTL 内核的 AWS F1 上进行开发 —— 第 1 部分
judy 在 周五, 11/30/2018 - 10:38 提交
该视频将概括介绍 F1 和 SDAccel，并将帮助您了解 AWS F1 硬件及软件协议栈。观看本视频，您将从高层面了解从 RTL 加速器创建亚马逊 FPGA 镜像 (AFI) 的流程以及如何在 F1 上开发一款主机应用 AFI。
All node
ZYNQ+Vivado2015.2系列（七）软硬件联合Debug观察AXI总线读、写时各信号的时序
judy 在 周五, 11/30/2018 - 10:14 提交
前面一节我们学会了创建基于AXI总线的IP，但是对于AXI协议各信号的时序还不太了解。这个实验就是通过SDK和Vivado联合调试观察AXI总线的信号。由于我们创建的接口是基于AXI_Lite协议的，所以我们实际观察到是AXI_Lite协议的信号时序。
逻辑电平之常见差分逻辑电平（4）
judy 在 周五, 11/30/2018 - 09:13 提交
本篇主要介绍常用的差分逻辑电平，包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。
1、LVDS电平
静态时序分析基础
judy 在 周四, 11/29/2018 - 15:58 提交
建立时间，保持时间
为了确保寄存器在时钟沿稳定采集数据，那么必须要满足寄存器的建立，保持时间要求。
建立时间要求：在寄存器有效时钟沿之前至少Tsetup时间，数据必须到达且稳定。如下图所示。
限时热卖：全套 TSN 硬件评估套件优享 30 天超低价！
judy 在 周四, 11/29/2018 - 14:11 提交
促销价：1 万美元 (原价 27,366 美元) ，仅限 11 月 1 日 - 12 月 31 日！
这是一款面向时间敏感型网络（TSN）的评估套件，一个符合最新 TSN 标准的集成式高保障工业网络平台。全套产品 —— 包括硬件平台及 IP，优享 30 天超低价特惠，折扣低于 4 折。套件包括：
【视频】Amazon EC2 F1 SDAccel 开发者实验室
judy 在 周四, 11/29/2018 - 10:57 提交
通过此自学教程，简要了解 AWS F1 和 SDAccel，使用 Amazon EC2 F1 实例逐步指导，以加速应用。在此虚拟开发者实验室中，您将连接到 F1 实例、体验 F1 加速，并使用 SDAccel 开发和优化 F1 应用。
逻辑电平之CMOS Latch up（3）
judy 在 周四, 11/29/2018 - 09:54 提交
作者：XCZ，来源：硬件助手微信公众号
本篇主要针对CMOS电平，详细介绍一下CMOS的闩锁效应。
1、Latch up
Xilinx FPGA原语总结
judy 在 周四, 11/29/2018 - 09:12 提交
作者：肉娃娃
【震撼！】赛灵思FPGA+华芯通ARM CPU比传统 x86+GPU方案能效提升10倍！
judy 在 周三, 11/28/2018 - 14:50 提交
作者：张国斌
今天，期盼已久的ARM服务器CPU终于正式量产了！---贵州华芯通半导体技术有限公司 (以下简称 “华芯通”) 在北京国家会议中心举办新品发布会，宣布其第一代可商用的ARM架构国产通用服务器芯片—昇龙4800 (StarDragon 4800) 正式开始量产。
【视频】使用 Tcl 命令完成设计分析
judy 在 周三, 11/28/2018 - 13:49 提交
使用 Vivado 设计套件中的各种设计分析特性。