HLS IP核AXI Stream接口问题总结

由 joycha 提交于周五, 10 十二月 2021 - 09:41

版权声明：本文为CSDN博主「缘来是你远去是我」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/dogjunliang/article/details/110150200

1. 接口约束类型

2. Tready或Tvalid不连续问题

修改代码，使综合后的启动时间间隔为1；

3. 两个HLS IP核不能之间数据流对接不上

3.1 问题描述

前提：各个IP核的初始化和配置过程确认正确。

单独添加一个自定义HLS IP核，IP核的master axistream端口的输入Tready全部置1，上板测试后，DEMOSAIC_1_CORE_0的输出总线上是有正常的数据数据流，如图2所示：
<center><img src="http://xilinx.eetrend.com/files/2021-12/%E5%8D%9A%E5%AE%A2/100556064-23…; alt=""></center>
图1 添加HLS DEMOSAIC1 IP核电路连接
<center><img src="http://xilinx.eetrend.com/files/2021-12/%E5%8D%9A%E5%AE%A2/100556064-23…; alt=""></center>
图2 添加HLS DEMOSAIC1 IP核板级波形

在上述平台上接入自定义HLS IP核DEMOSAIC_2_CORE，DEMOSAIC_2_CORE的MASTER端口Tready输入全部拉高，以便有效数据可以一直输出，硬件电路如下：
<center><img src="http://xilinx.eetrend.com/files/2021-12/%E5%8D%9A%E5%AE%A2/100556064-23…; alt=""></center>
图3 添加HLS DEMOSAIC2 IP核电路连接
<center><img src="http://xilinx.eetrend.com/files/2021-12/%E5%8D%9A%E5%AE%A2/100556064-23…; alt=""></center>
图4 添加HLS DEMOSAIC2 IP核板级波形

3.2 解决方法

UG902 214页，增加RTL FIFO深度，对输出的hls::Stream类型的数据进行约束，约束成Stream类型FIFO的深度选择合适。具体为什么要这样操作，本人目前还未找到原因，有想法的欢迎留言！！！

4. AXIStream与Video类型接口之间的转换
4.1 问题描述

两个AXIStream接口类型的IP核之间有时候需要加入一个Video(具有HS\VS)接口的IP核，这就需要将AXIStream类型的数据转换为Video类型，通过Video接口的IP核之后，又要将Video接口转换为AXIStream，以下是其中一种解决方案。

4.2 解决方案
<li>Video格式的视频流时钟与PCLK相同；</li>
<li>AXIStream类型的数据流时钟大于PCLK；</li>
<li>AXIStream to Video IP核选择异步模式，FIFO的深度为8192；</li>
<li>Video to AXIStream IP核选择异步模式，FIFO的深度为8192；</li>
<li>VTC的FULL FRAME的W和H要配置、ACTIVE的W和H要和输入Video的格式相同，否则AXIStream to Video IP无法锁定。</li>