作者：电子创新网编辑部
当AI算力竞赛进入“万卡集群”时代，一个长期被忽视的问题正变得比算力本身更致命——数据，已经搬不动了。
最新消息显示，AMD正联合GlobalFoundries与ASE Technology Holding，为下一代Instinct MI500加速器开发基于CPO（共封装光学）的互连方案，并引入MRM（微环调制器）等关键硅光技术。这不是一次简单的供应链合作，而是一场围绕“下一代AI基础设施”的系统级重构。
更直白一点：GPU的竞争，正在从“算得多快”，变成“连得多快”。
一、从HBM到CPO：AI芯片的“第二战场”
过去几年，AI芯片的升级路径非常清晰：
• 算力：架构迭代（CDNA、CUDA等）
• 存储：HBM堆叠（HBM3 → HBM4）
但随着大模型规模持续膨胀，一个新瓶颈浮现：芯片之间的数据交换，开始拖垮整个系统效率。
传统电互连的问题正在全面暴露：
• 带宽瓶颈：铜线难以支撑指数级数据吞吐
• 功耗飙升：高速SerDes成为能耗黑洞
• 延迟放大：跨节点通信拖慢训练效率
于是，CPO走上台前。
所谓CPO，本质是把光模块从“板级”搬进“封装级”，直接嵌入芯片系统中，通过光信号完成高速数据传输，大幅降低延迟与功耗。
二、MI500：从“更强GPU”到“光电融合系统”
这次MI500的技术路径，已经不只是常规升级，而是一次明显的架构跃迁：
• 制程：台积电2nm
• 架构：CDNA 6
• 内存：HBM4E
• 内存带宽：预计超越19.6 TB/s（已超过MI400水平）
• 关键升级：CPO + MRM硅光技术
其中，MRM（Micro-Ring Modulator）是这套体系的核心之一：
一种基于硅材料的微环结构，用于将电信号高效转换为光信号，通过调制光的相位或强度实现数据传输。
这意味着MI500不再只是计算芯片，而是：计算 + 存储 + 光互连的深度融合系统
换句话说，AMD在做的不是“更强GPU”，而是：“更高效的AI算力节点”
三、供应链重构：一张更复杂的“光电拼图”
这次合作的真正看点，在于分工结构进一步升级：
1. 格芯：硅光子制造核心
GlobalFoundries负责制造光子集成电路（PIC），为CPO提供基础能力。
2. 日月光：封装成为决定成败的关键
ASE Technology Holding负责先进封装，将光子芯片、电芯片与互连结构整合在同一封装内。
CPO真正难点在于：光、电、热三系统的协同封装
这已经不是传统封装，而是系统工程。
3. Enosemi：AMD补齐“光学短板”
值得注意的是，AMD此前已收购硅光公司Enosemi，用于加速内部光互连技术研发。
这意味着AMD并非完全依赖外部，而是在构建：“内部光学能力 + 外部制造能力”的双轨体系
四、竞争升级：CPO成为AI芯片“必选项”
如果说三年前CPO还是探索方向，那么现在，它已经成为头部厂商的战略共识。
1. 英伟达：更激进的CPO路线图
NVIDIA同样在加速推进：
• Vera Rubin架构将采用台积电制造的PIC
• 封装由Siliconware Precision Industries（SPIL）负责
• Rubin Ultra优先导入CPO
• 下一代Feynman架构计划全面转向CPO，淘汰NPO（近封装光学）
这释放一个非常明确的信号：光互连不是增强项，而是未来默认配置
2. 竞争本质已经改变
过去的竞争逻辑是：
• 谁的GPU更强
现在变成：
• 谁的系统带宽更高
• 谁的互连效率更优
• 谁能控制整个供应链
AI芯片竞争，正式进入“系统战争”。
五、产业判断：三个关键趋势正在形成
判断一：CPO进入量产倒计时
随着MI500、Rubin等产品推进，CPO将在3–5年内进入规模化部署。
判断二：封装与硅光子成为新核心能力
• 封装厂地位大幅提升
• 硅光子成为“第二制程能力”
判断三：AI竞争进入“光电融合时代”
未来的核心不再只是晶体管，而是：电子计算 + 光学互连的协同效率
六、结语：AMD在押注一个“光时代”
如果说HBM解决的是“数据装得下”，那么CPO解决的是：数据跑得动。
MI500的意义，不在于参数升级，而在于它代表了一种趋势：AI算力系统，正在从“电的世界”，走向“光的世界”。
而这场转变，才刚刚开始。
* 本文为原创文章，转载需注明作者、出处及原文链接，否则，本网站将保留追究其法律责任的权利