Vivado Xilinx IOB = true的使用
joycha 在 周四, 04/14/2022 - 17:09 提交
Xilinx FPGA的资源一般指IOB,CLB,BRAM,DCM,DSP五种资源。其中IOB就是input/output block，完成不同电气特性下对输入输出信号的的驱动和匹配要求。
Versal 嵌入式设计教程简介
judy 在 周四, 04/14/2022 - 09:47 提交
本文档旨在提供有关将赛灵思 Vivado® Design Suite 流程应用于 Versal™ VMK180/VCK190 评估板的指示信息。所使用的工具为 Vivado Design Suite 和 Vitis™ 统一软件平台 2020.2 版。
Ubuntu上XRT和Alveo平台软件包的离线安装步骤
judy 在 周四, 04/14/2022 - 09:33 提交
本文介绍了在运行Ubuntu的脱机主机上安装Xilinx Runtime（XRT）和Alveo平台软件包所需的必要步骤。
基于自适应计算的尖端音视频与广播方案亮相 ISE 2022
judy 在 周三, 04/13/2022 - 16:57 提交
展示面向专业音视频、广播和智能家居市场的先进且强大的 4K、8K、AV-over-IP 以及基于机器学习的解决方案。团队将展示各种利用自适应计算平台的现场演示
机器学习三个时代的计算趋势
judy 在 周三, 04/13/2022 - 16:53 提交
基于这些观察，机器学习的计算历史被划分为三个时代——前深度学习时代、深度学习时代和大规模时代。本文总结了用于训练高级机器学习系统快速增长的计算需求。
【工程师分享】居家办公条件下，如何在VCK190的SD启动模式下进行JTAG启动和调试
judy 在 周三, 04/13/2022 - 16:30 提交
办公室有VCK190单板，运行在SD启动模式下，能进入Linux。但是现在在家办公，不能更改VCK190单板启动模式。
U-boot下的自定义命令设计
judy 在 周三, 04/13/2022 - 10:01 提交
在开发过程中，有时候会根据一些实际情况在U-BOOT阶段完成一些外设的初始化，或者实现一些功能应用。本文给大家介绍一下如何在u-boot中通过增加自定义的command方式来达到这一目的。
Vitis IDE下DUMP的功能使用简介
judy 在 周二, 04/12/2022 - 16:49 提交
在ZYNQ-7000或MPSOC的调试过程中，当我们打算通过JTAG把PL中的一些运行状态显示出来，通常会在PL中加上Debug ILA的方式来解决。
Vitis AI 2.0 新增多种扩展模型，全面支持硬件及AI加速！
judy 在 周二, 04/12/2022 - 10:15 提交
作为赛灵思 FPGA 和自适应 SoC 上最综合全面的基于软件的 AI 加速解决方案，2.0 版本的 Vitis AI 解决方案更易于开发者使用，给边缘和数据中心带来进一步的性能提升。
什么样的电脑配置跑Vivado FPGA综合最快？
judy 在 周二, 04/12/2022 - 09:55 提交
本人业余搞FPGA开发的同时，还喜欢研究生产力工具，包括硬件和软件的，电脑就是重中之重，恰好今年手中有个还算比较大FPGA工程，综合一次相当费时，索性把以前记录的