FPGA 开发圈 | FPGA 社区

一文快速理解I2S协议

judy 在周三, 08/14/2024 - 09:36 提交

本文将带领FPGA初学者深入了解I2S协议的奥秘，探索其在FPGA开发中的应用。

judy 在周二, 08/13/2024 - 17:39 提交

本调查介绍了 CXL，包括 CXL 1.0、CXL 2.0 和 CXL 3.0 标准。我们将进一步调查 CXL 的实现情况，讨论 CXL 对数据中心环境的影响以及未来的发展方向

judy 在周二, 08/13/2024 - 17:22 提交

本文介绍的电机驱动板方案是基于中科亿海微自研的FPGA+ARM核心板+底板，以及FOC电机驱动控制软件算法，构成的电机驱动板原型样机。

judy 在周二, 08/13/2024 - 15:32 提交

根据 CPU 市场追踪机构 Mercury Research的最新报告，AMD 在 2024 年第二季度又度过了一个出色的季度

judy 在周二, 08/13/2024 - 09:33 提交

由于 FPSoc属于异构器件，同时包含处理器和可编程逻辑门阵列。故其应用开发具备特殊性，通常需要两步：

judy 在周一, 08/12/2024 - 17:30 提交

本文描述 AMD Vivado™ 仿真器作为独立工具和作为 Vivado Design Suite 的一部分的具体使用方式，以及如何使用波形查看器来分析和调试设计

judy 在周一, 08/12/2024 - 15:20 提交

在易灵思的器件上接收LVDS一般采用PLL接收，通过PLL产生两个时钟，一个是fast_clk，一个是slow_clk,分别用于处理串行数据和并行数据

judy 在周一, 08/12/2024 - 09:50 提交

本期文章，我们将和大家一起了解DDR5技术的发展和应用前景。

judy 在周一, 08/12/2024 - 09:39 提交

今天来聊一聊Xilinx时钟管理原语，包括它们的定义、分类以及在设计中的应用。

judy 在周五, 08/09/2024 - 11:36 提交

FPGA技术能够以低功耗和低延迟实现复杂的神经网络，同时还能连接大量外设并提供对工业应用非常重要的高稳定性

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。