原型验证的Debugger:筑牢流片前“最后一道防线”
judy 在 周四, 05/21/2026 - 15:12 提交
hsDebugger工具支持最多16片FPGA的并行调试,即同步抓取16片FPGA中的数据,且16片波形数据在同一窗口中显示,对用户完全透明,可把16片当成一个整系统对待,简化用户调试流程。

hsDebugger工具支持最多16片FPGA的并行调试,即同步抓取16片FPGA中的数据,且16片波形数据在同一窗口中显示,对用户完全透明,可把16片当成一个整系统对待,简化用户调试流程。

新思科技联合全球生态伙伴,推出了基于全新 AMD Versal™ Premium VP1902 自适应系统级芯片(SoC)的 HAPS-200® 原型验证系统和 ZeBu-200® 硬件仿真系统产品组合。

随着系统级芯片(SoC)设计在规模和接口多样性上的持续扩张,原型验证在容量、互连规划以及 Bring-Up 效率方面面临着更高要求。


该平台具备高度可扩展性和灵活性,能满足不同芯片设计项目需求。开发人员可利用Genesis VP提供的丰富组件和工具

S8-100搭载高性能AMD VP1902芯片,通过硬件升级显著提升了系统性能——单核等效1亿门容量,并具有丰富的资源和强大的可扩展性

随着AI不断发展并全面渗透现代科技,HAV在确保性能、低功耗、准确性、可靠性和软件安全方面的作用将愈发重要

本文以芯神瞳逻辑系统S8-100与芯神瞳逻辑矩阵 LX2(采用VU19P)在多芯片级联场景下的性能数据对比,揭示S8-100在容量、速度的显著优势。

新思科技近日宣布,全面升级其高性能硬件辅助验证(HAV)产品组合,推出全新一代HAPS-200原型验证系统和ZeBu仿真系统。

作为一款适用于大规模ASIC/SOC 软硬件验证的硬件验证平台,UVHS凭借其高性能、大容量的产品优势及充满未来感的机柜外观,成为展会现场的焦点