ZCU102

ZCU102是Xilinx（赛灵思）公司生产的一款开发板，主要用于开发和评估Xilinx Zynq UltraScale+ MPSoC（多处理器系统芯片）器件。该开发板是Xilinx Zynq UltraScale+ MPSoC系列的代表之一，具有高性能的处理器和可编程逻辑资源，适用于各种嵌入式系统和高性能计算应用。

使用 Xilinx FPGA 启用 AFE79xx SPI 的指南

judy 在 周五, 07/11/2025 - 17:06 提交

本教程介绍了使用 Xilinx Vivado 和 Vitis 开发环境为德州仪器AFE79xx EVM 启用串行外设接口 (SPI) 和非时序关键型通用输出以及配套的 LMK 系列时钟芯片的过程

如何使用Yocto构建Linux镜像

judy 在 周五, 12/06/2024 - 15:09 提交

本文使用了2024.1版本的工具，快速构建基于ZCU102的Linux及其启动镜像，并在最后简单介绍如何在Yocto里导入用户设计并修改设备树。

高效边缘AI：用Gemmini加速器在FPGA上部署CNN

judy 在 周二, 08/20/2024 - 08:57 提交

本文主要介绍了在边缘设备上部署卷积神经网络（CNN）的一种方法，使用现场可编程门阵列（FPGA）和Gemmini加速器

空中客车使用 MATLAB 设计基于 FPGA 的机载深度学习处理器

judy 在 周四, 03/28/2024 - 14:59 提交

空中客车使用了 AMD® Zynq™ UltraScale+™ MPSoC ZCU102 板以及长短期记忆 (LSTM) 模型

在MPSoC器件中使能SEM IP （一）

judy 在 周五, 03/01/2024 - 11:48 提交

SEM IP的主要任务就是扫描PL Configuration RAM, IP自身也是运行在PL里面的

如何在petalinux环境下将一个USB camera的图像显示到两个显示器上

judy 在 周三, 01/31/2024 - 09:46 提交

V4L2loopback生成的虚拟设备可以被多个application

如何在zcu102板卡上创建DisplayPort 1.4 Tx Subsystem core的pipeline

judy 在 周一, 12/18/2023 - 15:39 提交

DisplayPort 1.4 Tx Subsystem core的最简pipeline就是如它的linux driver wiki page里的figure-4那样

Vitis_Libraries vision L3 isppipeline U50/ZCU102流程示例

judy 在 周四, 11/30/2023 - 16:28 提交

Vitis Vision库中的内核在 Xilinx Vitis工具套件中进行了优化和支持

Multi-scaler的裸机测试流程

judy 在 周三, 05/17/2023 - 15:27 提交

Multi-Scaler是一个用于图像缩放的视频处理IP核，支持最多8路输出

如何解决MPSOC万兆以太网应用中UDP接收丢包问题

judy 在 周四, 04/27/2023 - 10:55 提交

本文介绍如何使能Linux网络协议栈中的RFS功能以优化MPSOC APU的并行处理能力