ZCU102

在基于供电网络 (PDN) 的共振峰创建的布局前、布局后和系统验证数据模式中分析电源完整性对 FPGA DDR4存储器接口中的信号完整性的影响。使用 FPGA 配置的矢量网络分析仪 (VNA) 测量 PDN 阻抗曲线。创建多个测试数据模式，以便将电源的电流频谱分量与 PDN 共振峰叠加在一起，并演练传输线多次反射累积效应

本文展示了通过使用 Design Gateway 的 NVMeG3-IP 内核在 Xilinx 的 ZCU102 评估套件上实现 NVMe 固态硬盘 (SSD) 接口的解决方案，该方案可实现惊人的快速性能：写入速度达 2,319 MB/s，读取速度达 3,347 MB/s。

Xilinx的开发板ZCU102支持休眠到内存（suspend-to-ram）。休眠到内存时，DDR进入自刷新，MPSoC被关电，完全不耗电。唤醒时，MPSoC根据外部输入信号判断出不是上电启动而是休眠，就从DDR读出系统状态，恢复系统

Vitis_ZCU102_3_Vitis 实现多核工作

由 judy 提交于周三, 25 三月 2020 - 09:43

具体方法与 SDK 的多核工作实现方法基本一致，详细操作可以参考 zcu102 系列文档。本文的代码工程继承 vitis_zcu102_1 文档。

Vitis_ZCU102_2_Vitis 实现 Bare-Metal 工程

由 judy 提交于周一, 23 三月 2020 - 09:34

建立基于 zcu102 开发板的 Vivado 工程。建立 Block Design，添加 Zynq UltraScale+ MPSoc 的 IP。点击 Run Block Automation，自动配置 IP 模块。双击打开配置窗口查看 UART 0 和 UART 1 已按照 zcu102 开发板的硬件连接设置完成。

Vitis_ZCU102_1_Hello Vitis

由 judy 提交于周四, 19 三月 2020 - 10:33

<font color="#FF8000">作者：bt_</font>
原文链接： https://blog.csdn.net/botao_li/article/details/103901856
* 本文由作者授权转发，如需转载请联系作者本人

主要参考：ug1400

<strong>安装串口调试软件</strong>

zcu102（10）Standalone读写SD卡文件

由 demi 提交于周四, 17 十月 2019 - 14:25

建立zcu102的Vivado工程，新建Block Design，并且添加zynq模块；运行Run Block Automation，双击打开zynq模块配置查看SD接口配置。

zcu102（9）hello_petalinux

由 demi 提交于周三, 9 十月 2019 - 14:23

由于本人习惯在Windows环境下做FPGA开发，因此将PetaLinux安装在Linux虚拟机中，开发环境如下：Windows 10；Vivado 2018.2.1；VMware Workstation 14 Pro；Ubuntu 16.04.5 desktop amd64；Petalinux 2018.2。