ZCU102 | FPGA 开发圈

ZCU102是Xilinx（赛灵思）公司生产的一款开发板，主要用于开发和评估Xilinx Zynq UltraScale+ MPSoC（多处理器系统芯片）器件。该开发板是Xilinx Zynq UltraScale+ MPSoC系列的代表之一，具有高性能的处理器和可编程逻辑资源，适用于各种嵌入式系统和高性能计算应用。

如何远程共享和访问赛灵思器件？

judy 在周四, 11/25/2021 - 11:50 提交

本篇简介教程演示了如何共享并访问位于远程实验室内的开发板或归其它同事所有的开发板。

Xilinx Vitis 2020.2 Ubuntu 设置串口连接ZCU102开发板

joycha 在周五, 07/16/2021 - 11:13 提交

前提环境：开发板上电后，JTAG模式启动，SD卡已烧写系统文件，JTAG 和UART已连接主机。首先下载驱动Linux_3.x.x_4.x.x_VCP_Driver_Source.zip

通过使用基于 PDN 共振峰的最坏情况数据模式来分析电源完整性对 FPGA DDR4 存储器接口中的信号完整性的影响

judy 在周二, 12/29/2020 - 09:50 提交

在基于供电网络 (PDN) 的共振峰创建的布局前、布局后和系统验证数据模式中分析电源完整性对 FPGA DDR4 存储器接口中的信号完整性的影响。使用 FPGA 配置的矢量网络分析仪 (VNA) 测量 PDN 阻抗曲线。创建多个测试数据模式，以便将电源的电流频谱分量与 PDN 共振峰叠加在一起，并演练传输线多次反射累积效应

ZCU102 Ubuntu Vitis安装记录

guanxiao_505740 在周二, 11/03/2020 - 17:24 提交

Ubuntu 版本18.04，官网有下载，我没用虚拟机，直接留出硬盘空间安装，空间要留够，建议200，300G的吧。安装选标准安装就行了，最小和升级安装我感觉都不大好。安装成功后，进安装升级，设置系统不升级，保留18.04，其他的全部升级。

通过使用基于PDN共振峰的最坏情况数据模式来分析电源完整性对 FPGA DDR4 存储器接口中的信号完整性的影响

judy 在周五, 08/14/2020 - 09:15 提交

在基于供电网络 (PDN) 的共振峰创建的布局前、布局后和系统验证数据模式中分析电源完整性对 FPGA DDR4存储器接口中的信号完整性的影响。使用 FPGA 配置的矢量网络分析仪 (VNA) 测量 PDN 阻抗曲线。创建多个测试数据模式，以便将电源的电流频谱分量与 PDN 共振峰叠加在一起，并演练传输线多次反射累积效应

在 Xilinx ZCU102 评估套件上实现 NVMe SSD 接口

judy 在周三, 06/17/2020 - 14:46 提交

本文展示了通过使用 Design Gateway 的 NVMeG3-IP 内核在 Xilinx 的 ZCU102 评估套件上实现 NVMe 固态硬盘 (SSD) 接口的解决方案，该方案可实现惊人的快速性能：写入速度达 2,319 MB/s，读取速度达 3,347 MB/s。

ZCU102 休眠到内存（suspend-to-ram）对DDR复位信号的设计

judy 在周一, 05/25/2020 - 11:38 提交

Xilinx的开发板ZCU102支持休眠到内存（suspend-to-ram）。休眠到内存时，DDR进入自刷新，MPSoC被关电，完全不耗电。唤醒时，MPSoC根据外部输入信号判断出不是上电启动而是休眠，就从DDR读出系统状态，恢复系统

Vitis_ZCU102_3_Vitis 实现多核工作

judy 在周三, 03/25/2020 - 09:43 提交

具体方法与 SDK 的多核工作实现方法基本一致，详细操作可以参考 zcu102 系列文档。本文的代码工程继承 vitis_zcu102_1 文档。

Vitis_ZCU102_2_Vitis 实现 Bare-Metal 工程

judy 在周一, 03/23/2020 - 09:34 提交

建立基于 zcu102 开发板的 Vivado 工程。建立 Block Design，添加 Zynq UltraScale+ MPSoc 的 IP。点击 Run Block Automation，自动配置 IP 模块。双击打开配置窗口查看 UART 0 和 UART 1 已按照 zcu102 开发板的硬件连接设置完成。