技术

开发板有两路千兆以太网，通过RGMII接口连接，本实验演示如何使用Vitis自带的LWIP模板进行PS端千兆以太网TCP通信。

本篇文章将演示创建一个使用 AMD Vitis™ 视觉库的 Vitis HLS 组件的全过程。此处使用的是 Vitis Unified IDE。

本文将会详细介绍关于DPU Fingerprint的相关内容，并提供此类校验失败问题的检查手段和解决方案。

Vivado 具有一个功能特性，能够将这些文件便利地排列组合为多个可轻松访问的不同仿真集。本文描述了如何在 Vivado 中使用多个仿真集。

本文主要讨论一下如何在外部数据文件中指定RAM 初始内容。

本文将深入探讨 PCIe 延迟和功耗考虑的复杂性，讨论在 HPC SoC 设计中优化这些关键方面的策略。

机器人技术可能很复杂。在这个项目中，我们看到AMD Kria™ KR260套件可以使用ROS 2快速开发机器人解决方案

智多晶应用团队的一项Precise_PWM demo，使用智多晶FPGA将PWM控制精度从FPGA应用常见的10ns～5ns的水平提升到了1ns的脉宽和相位精度，精准可控，且资源消耗极低。

本文记录描述了如何在仿真集内选择不同的顶层模块。

本章使用一个简单的串口打印来体验一下Vivado Vitis和PS端的特性

机器视觉的概念已经远远超出了简单的相机和显示器。如今，机器视觉描述的是全面的图像处理系统，具有针对特定要求量身定制的各种功能。

64b/66b编码技术是IEEE 802.3 工作组为10G 以太网提出的，目的是减少编码开销，降低硬件的复杂性

AMD 第二代 Versal Prime 系列自适应 SoC 兼具性能和效率，具备更高水平的标量性能和世界领先的可编程逻辑，可实现出色的灵活设计。

AI 驱动型系统正催生指数级算力需求，使得在紧凑的空间和功率限制内设计嵌入式应用变得更具挑战性。设计人员需要支持嵌入式 AI 系统中的所有计算阶段

AM017 表 32 显示了数字监控器属性。其中部分“Bit Field”（位字段）有错误

本文介绍在Vivado中用工程模式使用DFX流程以及需要注意的地方。

使用IBERT测试误码率和眼图必须有个收发环通的硬件，开发板上有2个SFP光纤接口，本实验把2个光接口收发两两连接，形成2个收发环通链路。

通过将数据管理堆栈与英特尔 FPGA 和开放式 FPGA 堆栈 (OFS) 相结合，SigmaX 显著提高了生成数据的效率

在使用DFX流程时，有用户希望在完成初始Configuration的Implementation之后，能加速后续RM的实现过程

关于如何在FPGA中实现TCAM功能有不少的论文，在翻阅借鉴之后，本文就TCAM在FPGA上的最优化实现进行探讨。