实验Vivado工程为“lvds_lcd”。本章介绍lvds lcd液晶屏的color bar显示。
最近一些设计里需要极致的利用LUTRAM，借此总结下在Xilinx、Altera中LUT RAM的不同表现，一个“LUT”究竟能干哪些事儿。
在 AMD FPGA 中，当 MMCM 或 PLL 原语的输出时钟属性 CLKOUT*_PHASE 非零时，通常会引入时钟相移。
在非常多的客户应用工程中，都会用到DDR4/LPDDR4来存取大容量数据
软件可配置硬件对于未来智能工厂必不可少，那么如何选择合适的器件呢？接下来我们从FPGA和可配置I/O两个大的分类来深入剖析。
英特尔 FPGA 设计软件 Quartus® Prime 包括多种调试功能
循环神经网络 (RNN) 是一种用于深度学习的网络架构
了解该系列器件如何帮助设计人员以低成本推动 I/O 密集型应用产品快速上市
本文涵盖了 AI 引擎 NoC 接口拼块的位置查找方法。
探讨了汽车行业的未来发展，从 ADAS、主动安全性到有监督/无监督自动驾驶
本文介绍如何配置C-model参数和IP匹配。
MicroBlaze的易用性使得其开发如AMD其它嵌入式SoC FPGA一样简单
本文旨在探讨在 Versal 中对 eMMC 进行格式化和烧写的方法。
设置好2022.2 Petalinux环境. 使用2022.2 ZCU106 BSP, 创建Petalinux工程
做高速的工程师最头疼的问题就是抖动和眼图测量Fail
本文介绍在ZCU106上创建Video Multi-Scaler IP的Vivado和Petalinux工程
本文主要介绍OpenCV在Windows 10上的安装和设置。
了解该协议的关键要素和优点，以及 CXL 版本 3.0 中的新增功能。
这里详细介绍了一个主 I2S 收发器组件用于FPGAs，以 VHDL 编写
Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器，PL 端可编程逻辑部分
