技术

本文主要讨论一下如何在外部数据文件中指定RAM 初始内容。

机器人技术可能很复杂。在这个项目中，我们看到AMD Kria™ KR260套件可以使用ROS 2快速开发机器人解决方案

本文将深入探讨 PCIe 延迟和功耗考虑的复杂性，讨论在 HPC SoC 设计中优化这些关键方面的策略。

AI 驱动型系统正催生指数级算力需求，使得在紧凑的空间和功率限制内设计嵌入式应用变得更具挑战性。设计人员需要支持嵌入式 AI 系统中的所有计算阶段

本文记录描述了如何在仿真集内选择不同的顶层模块。

本章使用一个简单的串口打印来体验一下Vivado Vitis和PS端的特性

机器视觉的概念已经远远超出了简单的相机和显示器。如今，机器视觉描述的是全面的图像处理系统，具有针对特定要求量身定制的各种功能。

64b/66b编码技术是IEEE 802.3 工作组为10G 以太网提出的，目的是减少编码开销，降低硬件的复杂性

AMD 第二代 Versal Prime 系列自适应 SoC 兼具性能和效率，具备更高水平的标量性能和世界领先的可编程逻辑，可实现出色的灵活设计。

本文介绍在Vivado中用工程模式使用DFX流程以及需要注意的地方。

AM017 表 32 显示了数字监控器属性。其中部分“Bit Field”（位字段）有错误

使用IBERT测试误码率和眼图必须有个收发环通的硬件，开发板上有2个SFP光纤接口，本实验把2个光接口收发两两连接，形成2个收发环通链路。

通过将数据管理堆栈与英特尔 FPGA 和开放式 FPGA 堆栈 (OFS) 相结合，SigmaX 显著提高了生成数据的效率

在使用DFX流程时，有用户希望在完成初始Configuration的Implementation之后，能加速后续RM的实现过程

关于如何在FPGA中实现TCAM功能有不少的论文，在翻阅借鉴之后，本文就TCAM在FPGA上的最优化实现进行探讨。 

尽管这两种标准长期以来一直用于串行通信，但 RS-485 提供了 RS-232 所不具备的宝贵功能。在本文中了解更多信息。

有很多文档都描述了AI Engine的架构和性能参数，但是看完这些后，现实中遇到的问题最多的是这个AI Engine到底怎么用

系统看门狗定时器（System WatchDog Timer）通常用于嵌入式系统，可以有效的防止软件错误、系统死锁、篡改以及意外行为

本实验通过PL端Verilog代码直接读写ddr4，主要了解NoC的配置方法

在FPGA中，动态相位调整（DPA）主要实现LVDS接口接收时对时钟和数据通道的相位补偿，以达到正确接收的目的。