技术

目前在Versal上运行椭圆曲线数字签名验证的example 已经有了，请见如下源码

本文介绍了串行和并行通信之间的区别，并详细讨论了为什么在数字通信系统中串行通信更为常见。

在FPGA设计中，原语（primitive）是指FPGA硬件中的基础构建模块或基本单元。这些原语由FPGA厂商定义

在PLm上实现多引导（Multiboot）功能是一个复杂的任务，但对于需要在不同应用场景中灵活切换的设备来说，它是非常有用的。以下是实现Multiboot的详细步骤和注意事项

本篇文章是SmartDV数字芯片设计经验分享系列文章的第二篇，将继续分享第二到第四主题，包括FPGA原型的基本概念、常见挑战和基本调整

有客户认为Ti60F100内部flash容量比较小，只有16Mb，需要外挂flash.这里我们提供了内部flash和外部flash分别操作的方案

从Vivado 2024.1开始，为了能帮助用户更直观地了解Versal DFX设计的状况，新支持了一条命令report_dfx_summary。下面我们就一起来了解一下这条命令的详情。

本文则为大家简单介绍一下PCIe标准的演进历史以及各代PCIe标准之间的主要差异。

Ubuntu 20启动时，自动加载了UART驱动，系统启动信息含有UART的相关信息。

最新有客户在询问soc的片上RAM启动方案。于是有了本篇文章。如果soc不使用外部存储而是使用片上RAM的话，文档上似乎没有给出详细的说明

AMD 嵌入式X86处理器的R2000系列使用Bilby开发板。开发板使用Inside BIOS。

客户要求AMD MPSoC 的 PS 部分的 PCIe 能访问 PL的AXI BRAM。从Avnet 借了 UltraZed Board，得到了Vivado工程。

在outflow <project>.map是网表对FPGA资源的映射。比如gbuf,dspt等原语的是怎样适配的

AMD FPGA是电子器件中的万能芯片,在外设接口,算法指令,协议控制应用上能实现接近所有需求

在上周 AMD 的技术日上，AMD 披露了有关 Zen 5 的一些技术细节，其中还涵盖了 Ryzen AI 300 和 Ryzen 9000 系列的一些关键元素。

AMD为MicroBlaze提供Boot Loader，比如SREC Boot Loader。它能将代码从QSPI Flash搬移到目标存储器运行，使MicroBlaze运行大程序成为可能。

配置管理接口可用于客户对PCIE的配置空间进行读写，本篇blog主要介绍配置管理接口的使用方法及其验证。

在赛灵思器件中为部分重配置编译设计时，会创建不同类型的比特流。本文档为 7 系列和 UltraScale 器件的每种比特流类型定义了术语，并进行了详细说明。

正常情况下， PCIe EP和Host同时启动，Host给EP提供参考时钟，双方协商后建立PCIe链路。

RapidIO 互连架构旨在与最流行的集成通信处理器、主机处理器和网络数字信号处理器兼容，是一种高性能、分组交换互连技术