技术

本篇文章是SmartDV数字芯片设计经验分享系列文章的第二篇，将继续分享第二到第四主题，包括FPGA原型的基本概念、常见挑战和基本调整

有客户认为Ti60F100内部flash容量比较小，只有16Mb，需要外挂flash.这里我们提供了内部flash和外部flash分别操作的方案

从Vivado 2024.1开始，为了能帮助用户更直观地了解Versal DFX设计的状况，新支持了一条命令report_dfx_summary。下面我们就一起来了解一下这条命令的详情。

本文则为大家简单介绍一下PCIe标准的演进历史以及各代PCIe标准之间的主要差异。

Ubuntu 20启动时，自动加载了UART驱动，系统启动信息含有UART的相关信息。

最新有客户在询问soc的片上RAM启动方案。于是有了本篇文章。如果soc不使用外部存储而是使用片上RAM的话，文档上似乎没有给出详细的说明

AMD 嵌入式X86处理器的R2000系列使用Bilby开发板。开发板使用Inside BIOS。

客户要求AMD MPSoC 的 PS 部分的 PCIe 能访问 PL的AXI BRAM。从Avnet 借了 UltraZed Board，得到了Vivado工程。

在outflow <project>.map是网表对FPGA资源的映射。比如gbuf,dspt等原语的是怎样适配的

AMD FPGA是电子器件中的万能芯片,在外设接口,算法指令,协议控制应用上能实现接近所有需求

在上周 AMD 的技术日上，AMD 披露了有关 Zen 5 的一些技术细节，其中还涵盖了 Ryzen AI 300 和 Ryzen 9000 系列的一些关键元素。

AMD为MicroBlaze提供Boot Loader，比如SREC Boot Loader。它能将代码从QSPI Flash搬移到目标存储器运行，使MicroBlaze运行大程序成为可能。

最新版本的莱迪思Propel（2024.1）进一步简化了开发周期，改善了软硬件设计人员的体验。

在赛灵思器件中为部分重配置编译设计时，会创建不同类型的比特流。本文档为 7 系列和 UltraScale 器件的每种比特流类型定义了术语，并进行了详细说明。

正常情况下， PCIe EP和Host同时启动，Host给EP提供参考时钟，双方协商后建立PCIe链路。

RapidIO 互连架构旨在与最流行的集成通信处理器、主机处理器和网络数字信号处理器兼容，是一种高性能、分组交换互连技术

在本文中，我们提出了一种推理引擎的叠加架构，然后在Speedster7t FPGA上实现该架构。

量子技术被视为未来的关键技术之一。通过量子技术，可以开发出远超过传统系统性能的高效技术。通过控制单个量子，许多颠覆性的应用将成为可能

<p><span style="text-wrap: wrap;">最近测试了AMD Embedded X86 处理器 在Linux下的实时性能。<span style="text-wrap: wrap;">为了提高实时性，使用两个CPU作为普通CPU，运行常规任务</span></span></p>

易灵思提供了相关时序约束的PPT，内容非常全面，但是我们还是发现很多客户在使用Efinity时，时序约束存在很多问题。