AI 助力的图像合规审查系统
移动互联网时代，每时每刻都在产生大量的图像和视频内容，内容提供商面临的主要问题是如何实现对内容的有效过滤，避免不允许的内容被公开。睿视演示了一种基于AI+FPGA的图像过滤方法，使用Xilinx Alveo加速器卡对特定图片/视频内容进行有效实时过滤。
【分享】OpenAMP的RPMSG_ADDR_ANY含义 
在OpenAMP的应用程序中，经常看到地址被设置成RPMSG_ADDR_ANY。在通信过程中，为什么可以把源地址、目的地址设置成任意值？这个宏的名字不够清楚，它的本意是让系统自动选择。如果设置源地址为RPMSG_ADDR_ANY，则系统自动选择一个空闲的源地址。
PCIe系列第三讲、事务层通用 TLP 头结构分析
上一讲说道：“一个完整的TLP由1个或多个TLP Prefix、TLP头、Data Payload和TLP Digest构成”，那么本讲将就谈一谈TLP的头，具体几种事务（存储器读写、配置读写、IO读写、原子操作、消息报文）后面一一分析。
【视频】在 Alveo 上的 Vitis 加速开发流程（中文）
欢迎收看本期 Vitis 快速上手视频，我们将重点介绍如何使用 Vitis 在 Alveo 板卡上开发和部署硬件加速应用。Demo 部分会包含 Vitis 图像化界面和命令行流程，并展示如何使用 Xilinx github 加速用例。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6143026936001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
【分享】ZCU106 MPSoC 功耗优化
不同使用场景，对芯片的性能和功耗要求不一样。为了测试Xilinx MPSoC PS侧的最低功耗，基于ZCU106单板做了功耗优化。为了方便，使用最简单的软硬件环境。软件使用死循环做串口打印，硬件保留了如下模块。
FPGA的软核、硬核、固核
现在的FPGA设计，规模巨大而且功能复杂，因此设计的每一个部分都从头开始是不切实际的。一种解决的办法是：对于较为通用的部分可以重用现有的功能模块，而把主要的时间和资源用在设计中的那些全新的、独特的部分。这就像是你在开发应用程序的时候就不用直接去写驱动物理硬件的代码
用百度大脑EasyDL平台轻松玩转AI
EasyDL是百度大脑推出的定制化AI训练及服务平台，支持面向各行各业有定制AI需求的企业用户及开发者使用。支持从数据管理与数据标注、模型训练、模型部署一站式AI开发流程，通过原始图片、文本、音频、视频类数据经过EasyDL加工、学习、部署可发布为公有云API、设备端SDK、本地化部署及软硬一体产品
开发者分享 | 利用 IP 中的集成调试功能来调试 PCI Express 链接训练问题
In-system IBERT 可提供 PCIe 链接眼图。“JTAG Debugger”和“In-system IBERT”功能结合在一起即可提供即时信息，用于判断链接训练问题的可能原因。在本篇博文中，我们将讲解如何使用这些功能。本篇博文基于赛灵思 VCU118 开发板随附的 UltraScale+ 器件。
Vitis 2020.1 现已推出！
Vitis™统一软件平台是一种新的工具，它将Xilinx®软件开发的所有方面结合到一个统一的环境中。适合从边缘到云的所有开发者。Vitis 统一软件平台 2020.1 现已推出下载
Xilinx 推出新型 Virtex UltraScale+ VU57P FPGA
赛灵思宣布 Virtex UltraScale+ 系列产品再添独一无二的高速运算新成员 — Virtex UltraScale+ VU57P FPGA。这是一款新型高带宽内存（HBM）组件，能够在极快速度、低延迟和极低功耗需求下传输大量数据。新型 Virtex UltraScale+ VU57P FPGA 融合了一系列强大的功能，适用于数据中心及有线与无线通信中要求最严苛的众多应用
Vivado联合modelsim仿真
之前有分享过《modelsim se 2019.2安装教程》及《vivado2018 中使用modelsim联合仿真》，今天就带来Vivado与Modesim联合仿真的一些注意点
Xilinx 视频实时转码一体机解密
基于新型的赛灵思实时服务器（ Xilinx RT Server）参考架构，两大全新一体机将双管齐下，助力当今服务提供商以每通道最低成本提供视频质量和比特率优化的多种类型应用。本文我们将开始为您揭开这一与众不同的实时转码一体机...
影响FPGA时序的进位链（Carry Chain）， 你用对了么？？
在FPGA中我们写的最多的逻辑是什么？相信对大部分朋友来说应该都是计数器，从最初板卡的测试时我们会闪烁LED，到复杂的AXI总线中产生地址或者last等信号，都会用到计数器，使用计数器那必然会用到进位链。
使用 HDL Coder 将 MATLAB 转换为 FPGA
如果您正在使用 MATLAB 建模数字信号处理(DSP)或者视频和图像处理算法，并且最终将其用于 FPGA 或 ASIC，本文可能将为你带来帮助。
【通信篇】带你认识FIR滤波器
滤波器是一种用来减少，消除干扰的电器部件，有对特定频率的频点或该频点以外的频率信号进行有效滤除，从而实现消除干扰、获取特定频率信号的功能。数字滤波器相比模拟滤波器，有着更高的精度、信噪比、无可比拟的可靠性。
GSMA Thrive • 万物生晖：Xilinx 分享 5G 早期部署经验、教训及未来布局
作为5G 方案的全球先锋企业，赛灵思受邀在本次活动发布主题演讲， 并通过虚拟站台展示前沿的 5G 解决方案，分享全球首个 5G 商用部署案例。
敬请期待：Xilinx及合作伙伴一大波精彩观点及方案将绽放世界人工智能大会
以“高端化、国际化、专业化、市场化、智能化”为特色的 2020年世界人工智能大会 （ WAIC）将于7月8日到7月11日借助各种智能技术通过云端面向世界开放。作为全球人工智能核心芯片及方案供应商，赛灵思将作为大会合作伙伴之一，携手合作伙伴通过演讲演示为参会者带来一大波精彩的观点和前沿解决方案，敬请期待！
相约临港：自适应计算加速数字化产业升级与转型
赛灵思大中华区解决方案与业务发展总监朱勇发表了题为 “自适应计算加速数字化产业升级与转型” 的主题演讲，向与会领导和嘉宾分享了从本质上如何分析和看待现今的产业发展态势，并如何借助灵活应变的下一代自适应计算技术实现数字化产业升级与转型。小编就不过多剧透了，以下为新鲜出炉的演讲全记录。
