跳转到主要内容
逆势亿元融资,Xilinx 助力魔视智能成就自动驾驶领导地位

疫情肆虐,全球经济全面遭受重创且持续低迷。然而,近日中国自动驾驶领域、嵌入式人工智能自动驾驶先锋企业魔视智能,Motovis (赛灵思在中国自动驾驶领域的重要合作伙伴之一),却逆势迎来 A2 轮融资成功的利好消息,融资金额高达一亿元人民币!

【下载】Alveo U200 和 U250 数据中心加速器卡数据手册(中文版)

本文描述赛灵思 Alveo™ U200 和 U250 加速器卡的规格。

人工智能的发展

得益于人工智能的发展,它在机器人、物联网和智能个人助理(如Siri和Alexa)等方面创造了惊人的发展。那什么是人工智能呢?人工智能最简单的定义是:收集有关世界的数据,并利用这些数据进行短期和长期的预测。

Microblaze搭建LWIP

lwip 是瑞典计算机科学院(SICS)的 Adam Dunkels 开发的一个小型开源的 TCP/IP 协议栈。实现的重点是在保持 TCP 协议主要功能的基础上减少对 RAM 的占用。LwIP 是 Light Weight (轻型)IP 协议,有无操作系统的支持都可以运行。LwIP 实现的重点是在保持 TCP 协议主要功能的基础上减少对 RAM 的占用,它只需十几 KB 的 RAM 和 40K 左右的 ROM 就可以运行

【分享】Linux的非对齐访问

Linux下,可以在设备树里保留一段内存,留给用户自己管理和使用,Linux保证不会使用保留内存。在使用中,有人发现,保留内存不能使用非对齐的方式访问。经研究,如果在保留内存时,声明了“no-map”属性,Linux会把这段内存映射为strongly order模式,不支持非对齐的方式访问。

GTX板间传输笔记

GTX是kintex-7系列FPGA内部的高速数据收发器硬核模块,专门用于FPGA与外部的高速数据通信,目前许多常用的高速协议(比如JESD204、PCIE、SATA、SGMII接口的以太网等)的实现都需要用到GTX。GTX的基本内容以前介绍过了,这里不再叙述。该篇主要记录两片FPGA利用各自的GTX实现高速数据的收发过程

Xilinx FPGA 芯片命名规则与查询方法

Xilinx 公司的芯片有一整套命名规则,可以通过相关文档查阅。

Alveo卡的区块链硬件加速器解决方案

区块链具有广泛的互联网应用。它可通过设计来分散,因此是许多传统事务处理系统的替代方案。为了使区块链系统可行(可扩展性、可互操作性和可持续性),与区块链相关的复杂耗时/耗电的加密工作应该转移到加速系统中。我们的解决方案是一款安全的公共密钥基础架构引擎,可用来卸载计算密集型公共密钥工作,比如签名生成与验证

MII2RGMII IP核使用设计举例

本例程将 PS 的 ETH1 通过 EMIO 方式引出, 通过 EMIO 引出的 ETH 为 GMII 接口, 将其与 GMII to RGMII IP 核连接后转换成 RGMII 接口,然后与外部子卡中的 88E1512 芯片连接。在 PS 端通过 SDK 自带的 lwip echo server 例程通过子卡,以 RJ45 电口与 PC 机实现 TCP 网络通信

一文读懂时延敏感网络的调度整形机制

时延敏感网络(TSN, Time Sensitive Network)是指能保证时延敏感流的服务质量,实现低时延、低抖动和零丢包率的网络。时延敏感流可分为周期时延敏感流(PTS, Periodic Time Sensitive),比如工厂里的循环控制指令、同步信息,和非周期/零星时延敏感流(STS,Sporadic Time Sensitive),比如事件告警信息。

【分享】Xilinx最新7nm器件Versal处理器列表,及Vitis能创建的模板软件工程

Xilinx的28nm、16nm SoC在业界应用非常广泛。最近也发布了7nm的SoC器件Versal VC1902和对应的开发板VCK190。Versal是新一代的异构计算平台,包含A72、R5、及内部管理用的CPU。Versal的软件开发工具是Vitis。

【相机新玩法】PYNQ的散射成像相机 CC Cam

这一期我们将给大家带来的是第三届全国大学生FPGA创新设计竞赛特等奖作品——基于PYNQ的散射成像相机CC Cam。该作品由来自东南大学的陈欣玥,雷弈,刘可同学设计完成。她们的作品同样基于Xilinx的PYNQ开源软件框架,同时也使用Xilinx的高级综合工具HLS设计了加速算法IP核。

【下载】Alveo 加速卡开发白皮书 (中文版)

本文介绍如何利用赛灵思 Alveo 卡实现应用加速的简介,包括阐述基本架构方法、识别适用于加速的代码以及利用软件 API 以最有效的方式来管理存储器并充分发挥 Alveo 卡的强大作用。

【视频】Zynq UltraScale+ RFSoC 以及在有线电视接入远程 PHY 节点中的应用

本次网络研讨会概述了 Zynq UltraScale+ RFSoC 及其在有线电视接入远程 PHY 节点中的应用。我们将首先为世界上唯一集成模数转换器的硬件可编程片上系统提供技术概览,并提供关键性能指标。随后,我们将讨论其在远程 PHY 节点上的应用,该节点利用 Xilinx 合作伙伴 Calian SED 提供的关键 IP 块。

开发者分享 | RF Data Converter IP 仿真演示示例

本篇博文旨在演示其构建方式及其用于实践 IP 的机制。我觉得这部分内容值得讲一讲,因为只要您能够充分理解测试激励文件,就可以将其作为有效的模板来用于将 RF Data Converter IP 构建到自己的仿真设置中。

100小时全情投入的体验-Xilinx OPEN暑期学校报名

构建产学合作平台,培养新工科全栈人才。

【分享】在PL设计中使用Xilinx MPSoC EMIO GPIO,并使用脚本设置MPSoC EMIO GPIO

MPSoC 为PL提供了96个GPIO,通过EMIO管脚链接到PL。普通PL设计,一般只会用到几个GPIO管脚。可以使用Vivado IPI中的Slice IP, 从其中分出指定数量的管脚。

基于FPGA的网口通信实例设计

通过上面其他章节的介绍,网口千兆通信,可以使用TCP或者UDP协议,可以外挂PHY片或者不挂PHY片,总结下来就有下面几种方式完成通信

深维加入元脑生态,携手浪潮打造FPGA高性能图像处理方案

近日,浪潮与北京深维科技有限公司签署元脑生态战略合作协议,双方将联合打造基于FPGA的高性能图像处理解决方案,共同为AI方案的行业落地和智算中心高效运营扫清最后一公里障碍。

4K+超低时延!探秘米尔 VECP 边缘视觉套件发布

4倍的清晰度,除了带来更完美的感官体验之外,在我们工程师眼里那就是无尽的延迟和呃算法效率的降低,尤其是习惯于传统的在软件中处理图像的小伙伴们。抓狂有木有?