跳转到主要内容
【视频】基于 FPGA 异构计算快速构建高性能图片处理解决方案

赛灵思视频加速技术研讨会上,讲师”樊平"作演讲“基于 FPGA 异构计算快速构建高性能图片处理解决方案”。

zynq裸核FSBL

话不多说,进入今天的主题:生成zynq裸核启动文件。1、首先在vivado SDK中分别建立两个工程;2、配置Core1即从核中的BSP文件;3.配置Core0和Core1的DDR空间分配;4.建立FSBL文件,并配置main()文件;5.生成mcs文件和烧写mcs文件到QSPI Flash;6.完成操作将.MCS文件烧写进板子里

Python 内存分配时的小秘密

Python 中的sys模块极为基础而重要,它主要提供了一些给解释器使用(或由它维护)的变量,以及一些与解释器强交互的函数。本文将会频繁地使用该模块的getsizeof()方法。

利用 UltraScale+ 器件中的 PCI Express Gen3 集成块内置解扰器模块解开 PIPE 接口包的神秘面纱

PIPE 接口上的数据在 Gen3 的速度下被加密。当调试 PCIe 问题时,能在 PCIe 链接上查看各个包会很有帮助。若要实现此目的,用户需拥有协议链接分析器。由于其成本较高,能接触到此等设备的用户不多。随协议链接分析器提供的包分析工具很广泛,可对链接流量进行深入分析。

zcu102(6)AXI_TIMER精确计时

axi_timer模块即为PS可以访问的PL计数器,通过计数值以及接入axi_timer的计数时钟周期,可以在PS内取得比较精确的计时。axi_timer有2种使用方式,一种是作为计数器使用,另一种是作为定时器使用。

学会Zynq(23)XADC报警功能与中断使用示例

上篇中我们简单了解了XADC和其基本使用方法,本文我们将学习XADC的报警功能和中断的使用方法。程序中我们设置温度和VCCPAUX的上、下报警阈值。当超出这个范围时,便进入中断进行报警提示。

三重大礼庆中秋 —— 挑战边缘计算应用加速,Ultra96 开发板免费拿!活动报名

<center><strong><font color="#004a85">主办:赛灵思 安富利</font> </strong>

时令中秋,举国欢庆!
别人送大闸蟹,我们送开发板!!</center>

Xilinx软硬IP双管齐下解决音视频处理痛点

随着5G开启万物互联的崭新纪元,用户、流量、应用场景不断扩张,视频服务不仅会深入渗透全产业领域,也将为各行各业的产品应用增值赋能。不断提升的存储、传输与计算资源,从分辨率、码率、色彩与传输稳定性上全方面、多维度提质升级,并为企业与消费者带来前所未有的商业价值与视觉体验。

【视频】基于 FPGA 的实时多媒体处理接口

赛灵思视频加速技术研讨会上,讲师”lvan wong"作演讲“基于 FPGA 的实时多媒体处理接口”。

如何利用 Xilinx FPGA 给广告推荐算法做硬件加速?

在这篇文章里你可以了解到广告推荐算法Wide and deep模型的相关知识和搭建方法,还能了解到模型优化和评估的方式。我还为你准备了将模型部署到赛灵思 FPGA上做硬件加速的方法,希望对你有帮助。阅读这篇文章你可能需要20分钟的时间。

ZYNQ中断体系

异常中断发生时,程序计数器PC所指的位置不同,异常中断就不同。中断结束后,中断不同,返回地址也不同。但是,对于系统复位中断,不需要返回,因为整个应用系统就是从复位中断中开始的。

想投资获得超额回报?你需要拥有一个“阿尔法”

所谓“阿尔法”,在当代金融领域代表的最普遍的意思就是超额回报。衡量一个基金经理的表现,如果其操作所带来的回报超过了指数基金 ETF,那么可以说该经理有“阿尔法”,如果没有超过 ETF,那还不如我们自己操作呢......本视频将通过 SumUp 公司所推出的 Nucleus 平台的实例演示,用 3 个简单的步骤,即可帮助您轻松生成高价值的投资主题参考。

【vivado约束学习四】跨时钟域路径分析

若要查看跨时钟域路径分析报告,可选择以下内容之一来查看:A, Reports > Timing > Report Clock Interaction;B, Flow Navigator > Synthesis > Report Clock Interaction......

龙芯杯CPU设计竞赛与ZYNQ设计流程介绍

随着开源的MCU源代码越来越多,也逐渐的影响着嵌入式系统开发的思路,出现了两种以前不常见的设计思路。第一,原本需要购买一颗MCU芯片的设计,现在直接考虑购买一颗带有MCU硬核的FPGA(如ZYNQ系列FPGA)替代,既有MCU的功能,又有接口可编程的能力,更加的灵活......

三重大礼庆中秋 —— 挑战边缘计算加速,Ultra96 开发板免费拿!活动宣讲会

时令中秋,举国欢庆!别人送大闸蟹,我们送开发板!!

视频直播大潮下的FPGA生意经

目前,在直播系统当中,不同技术融合之后,在市场上催生了一些新的应用,实现了百花齐放。对此,赛灵思视频与图像处理高级市场营销经理Sean Gardner先生表示,如果你的工具箱里只有一种工具,效果就不是很好,但是如果我要做一件事情,工具箱有各种各样的工具,灵活度就会更高一些。CPU、GPU和FPGA有各自的优势,所以,在各种应用当中,工具箱里的工具越多越好。

ZYNQ常用外设设计 (下)

ZYNQ有专用的DDR Controller接口,如果外部硬件连接了DDR器件,于是在ZYNQ Processing System中正确配置了相应的信号和参数后,DDR就可以成为ZYNQ的内存,在SDK中可以直接使用memcpy、memset以及类似的函数对于Memory空间进行操作。

学会Zynq(22)XADC测量片内温度与电源电压

本文将介绍如何在PS中调用Zynq内部的XADC模块进行片内温度和电源电压测量。先了解XADC的相关知识,再通过实例体会XADC的用法,学习XADC API函数的使用。

硬件接口协议之“JTAG”

本文主要介绍JTAG总线的引脚定义、接口标准、边界扫描和TAP控制器。JTAG(Joint Test Action Group;联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容),主要用于芯片内部测试。

Hot Chips 31 | AI芯片创业企业的困境与希望(下)

本文是关于Hot Chips 31大会观察与思考的系列文章的最后部分。在这一部分中,我想结合Philip Wong老师的Keynote,一起讨论一下集成电路制造工艺演进的问题,也想谈一下我自己关于制造工艺对于AI芯片创业企业的影响。