跳转到主要内容
AI时代,怎样利用FPGA架构在无人机视觉等方面进行快速应用

在一年一度的中国电子ICT媒体论坛暨2019产业和技术展望研讨会上,机器人网与赛灵思(XILINX)进行了交流,了解到关于无人机方面可以采用FPGA快速实现无人机的视觉控制,早在2017年就与国内一厂商合作研发了无人机的手势控

MATLAB 中的机械臂算法——路径规划

首先告诉大家,我们所说的“路径”的是后者——trajectory。我们看一下这两种“路径”在机械臂的世界里有什么区别。

Vivado使用技巧(34):路径分割现象

上文提到,进行最小/最大延迟约束时,set_max_delay和set_min_delay命令要设置-from和-to选项。但是如果起点和终点设置的不合理(具体见第33篇),便会导致出现路径分割(Path Segmentation)。

【师资培训●天津站】2019 Xilinx FPGA师资周末集训营与您相约天津

为了满足老师们学习新技术的需求,依元素科技将于2019年4月20-21日在天津开展每月一次的FPGA师资周末集训营,本集训营完全免费,没有费用的压力,让您可以每期都参加直到您熟悉为止。

Xilinx 联手三星打造丰富的 5G 生态系统

今年年初,三星在韩国完成了世界首例 5G 新无线电(NR)的商用部署,并预计在2019年起陆续在全球其他国家展开部署。在MWC 2019 (2019 年世界移动通信大会)上面,赛灵思执行副总裁 Liam Madden 接受了现场采访,并向广大观众分享了关于与三星合作建立 5G 生态系统的观点

Python入门,从19个语法开始!

Python简单易学,但又博大精深。许多人号称精通Python,却不会写Pythonic的代码,对很多常用包的使用也并不熟悉。学海无涯,我们先来了解一些Python中最基本的内容。

Xilinx 四大加速方案亮相 2019 ABC INSPIRE 百度云智峰会

2019 年 4 月 11 日,北京嘉里中心。2019 ABC INSPIRE 百度云智峰会隆重开幕。大会分享了百度 AI、大数据、云计算在视频采集、转码、存储、分发等方面的领先技术,并宣布,“百度云”品牌全面升级为“百度智能云”,以 ABC 三位一体战略,用更领先的 AI 能力推动中国产业智能化升级

双料冠军! Xilinx ADAS 解决方案 和RFSoC FPGA 齐获CEM 2018年度最具竞争力编辑选择奖

2019年4月10日,在规模宏大的第七届中国电子信息博览会(CITE2019)《中国电子商情》杂志“2018年度编辑选择奖”颁奖典礼上,赛灵思公司ADAS 解决方案和 RFSoC FPGA 双双获奖,分别荣膺“2018年度中国最具竞争力汽车电子解决方案” 和 “2018年度中国最具竞争力FPGA产品”。

【重磅】GCC和CCIX宣布合作,共推异构缓存一致性加速架构

2019年4月8日,绿色计算产业联盟(GCC)和CCIX 联盟(CCIX)宣布双方签订了合作备忘录,支持CCIX 作为统一的互联技术工业标准,及GCC 服务器标准参考指南的核心要求。通过此次合作,GCC 和CCIX 将共同推动CCIX 技术在服务器生态系统中的认知和采用

Vivado使用技巧(33):时序异常

Vivado不支持即时分析有矛盾的时序异常,需要运行report_exceptions进行完整的分析,报告所有时序异常。多周期路径的情况有很多,比较复杂,单独放在第35篇中讲述。本文介绍其余三种时序异常的相关知识。

Xilinx 7系列690T FPGA GTX的QPLL和CPLL使用问题

最近使用Xilinx 7系列690T芯片的多个GTX接口传输千兆以太网数据帧时,在某些的测试情况下个别GTX接口会出现少量丢帧的问题,最后通过实验发现是时钟的分配使用问题,具体而言是GTX接口的QPLL和CPLL的使用问题。

Get到这些小技巧,FPGA设计将提高一个台阶

【干货分享】Get到这些小技巧,FPGA设计将提高一个台阶

【视频】屡获殊荣的 Zynq UltraScale+ RFSoC 助力实现创新

Zynq® UltraScale+™ RFSoC 集成 RF 采样数据转换器和 SD-FEC 硬 IP 模块,可提供一个能够满足 5G NR 解决方案重要尺寸及功耗需求的、灵活应变的单片无线电解决方案。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6015794400001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

五分钟让你认识JESD204B

JESD204B是一种新型的基于高速SERDES的ADC/DAC数据传输接口。随着ADC/DAC采样速率的不断提高,数据的吞吐量也越来越大,对于500MSPS以上的ADC/DAC,动辄就是几十个G的数据吞吐率,而采用传统的CMOS和LVDS已经很难满足设计要求,这个时候,JESD204B应运而生。现在各大厂商的高速ADC/DAC上基本都采用了这种接口

深入浅出玩转Xilinx Vivado工具实战设计技巧

为了能让工程师尽快掌握最新的开发工具Vivado,加速产品更新及上市进程,依元素科技推出为期2天的Vivado高级培训班。培训中不仅有丰富的理论知识,还带有配套的动手实验和案例分析,通过理论与实践相结合,使学员能有效快速地掌握基于Vivado开发工具的设计流程及其设计技巧

【赛灵思技术日演讲PPT下载】:基于赛灵思机器学习解决方案的视频分析应用

Xilinx AI 解决方案专家李达昌分享《基于赛灵思机器学习解决方案的视频分析应用》

【视频】HLS 端口级 I/O 协议:AXI4 接口

介绍 Vivado® HLS 工具从 C 语言设计中抽象出来的端口级 AXI 接口协议。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6022651927001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

在ZYNQ-7000平台上利用PS点亮PL上的LED灯

<font color="#FF8000">作者:liuyayong</font>

安富利推出Ultra96-V2开发板

安富利在成功推出其Ultra96开发板仅一年后,再次发布新的Ultra96-V2,为工业级人工智能(AI)和物联网(IoT)应用提供动力。安富利的Ultra96-V2配备了更新的无线电模块,使工程师能够将业务扩展到新市场,是智能家居、汽车、工业控制和许多其他应用的理想平台。

10G以太网接口的FPGA实现,你需要的都在这里

随着FPGA在数据中心加速和Smart NIC在SDN和NFV领域的广泛应用,基于以太网接口的FPGA开发板越来越受到关注。而更高速率的以太网接口技术则是应用的关键,本文将详细介绍基于FPGA的10G以太网接口的原理及调试技术。