今天发布一个Vivado 下固化 FLASH的压缩和提高加载速度的技巧和方法。这个方法对于需要快速加载程序的场合特别有用比如PCIE 需要满足200MS的加载时间才能实现上电后系统能够识别到开发板。
7 Series FPGAs MultiBoot功能指让FPGA从2个或者多个BIT文件中加载一个BIT文件运行程序，所以它的2个主要应用如下：
1. 更新新的BIT时，当更新失败或BIT出错会返回使用之前好的BIT运行程序；
2. 在多个已知好的BIT之间，通过外部触发来切换加载的BIT实现不同功能。
该演示将展示 4G 和 5G 如何在融合接入网络上与 CPRI 和 eCPRI/RoE（以太网无线电）传输共存，并将突出展示利用支持 IEEE 802.1CM 的时间敏感性网络为优化网络设计实现的受控时延。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6016239769001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
在我之前接触的客户中，也只有少量公司在使用 Xilinx FPGA 和 SoC 芯片所提供的安全功能。其他的情况，可能是有物理环境能保证产品不被别人接触到；但更多可能是工程师觉得安全功能不是必须的，或者使用安全功能太复杂。攥写本文，我希望能让大家看到：
针对当前无人机数据链日趋小型化，采用射频收发一体化设计，基于FPGA 对零中频射频收发器AD9361 进行配置，实现机载视频和遥控遥测的无线传输。测试结果表明，该设计可以实现无人机与地面站之间数据的可靠传输，同时满足小型无人机对数据链体积、重量、功耗和低成本的要求
了解由阵列引起的性能限制，并学习一些优化技术来处理阵列以提升性能
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6022654035001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
上电自复位对FPGA的稳定性及其重要，因为对于某些设计，上电之后需要进行一些状态寄存器的初始化，或者系统自己初始化都需要一个复位信号。在这里我就介绍一个比较好用的方法，大家一起学习一下
工业对安全、可靠性、低延时要求比较高。赛灵思预见到了工业4.0的发展趋势，在2018年研发了面向下一代的工业互联的解决方案，就是满足TSN（时间敏感网络）的特点。同时，我们基于这些应用协议加附属通信标准，OPC UA TSN将成为统一的工业物联网通信标准
Xilinx 数据中心架构师孙智溢在赛灵思技术日上分享《Xilinx Alveo 数据中心智能网卡自适应加速解决方案》
工业4.0让我们曾经熟悉的工厂、车间成了新技术的试验场，但凡是能够推动制造数据化和智能化、提升生产效率的技术和方案，都希望有机会在工业领域一展身手。机器视觉当然也是其中之一。应用在工业领域的机器视觉，也被简称为“工业视觉”
上一篇讲述了对时钟的约束方法，时钟不仅对设计很重要，约束情况也很多、很复杂，需要一定的经验。本文将讲述另一种重要的约束：I/O延迟，但与时钟约束相比就简单的多，本文篇幅也相对较少。
在本系列视频中，我们将了解如何将三重缓存模式下设置的 AXI VDMA IP 集成到 Vivado 设计的视频流水中。该设计将针对使用 PS DDR 的 Zynq®-7000 SoC ZC702 评估套件来进行设计。
最新发布的 FusionServer Pro 智能服务器引入了智能加速引擎，实现计算、存储和网络协议的智能卸载和提升，可以有效地提升业务体验，降低运营成本，提升投资回报。华为基于赛灵思 FPGA 高性能芯片的 FX600/FX300 加速卡，是 FusionServer Pro 智能服务器加速部件的重要组成部分
当世界上最流行的微处理器及最大的生态系统与世界上最强大的可编程逻辑器件相结合时，您会得到什么？灵活性？性能？可扩展性？抑或是无与伦比的实时确定性？答案是：全都有！这种组合的器件可以允许客户方便而快捷地增加协议支持、I/O扩展、硬件加速，以及面向未来的设计扩展
HLS高阶综合(high level synthesis)在被广泛使用之前，作为商业技术其实已经存在了20多年。设计团队对于这项技术可以说呈现出两极化的态度：要么坚信它是先进技术之翘楚，要么对其持谨慎怀疑态度。高级语言IP的优势是显而易见的，例如易维护性、在设计周期早期进行重大变更的能力、以及大大节省产品上市时间等方面的优势都很明显
