Xilinx DSP 应用专家王宏强在赛灵思技术日上分享《在数据中心加速 AI — 赛灵思机器学习套件揭秘》

利用卷积神经网络(Convolutional Neural Network, CNN) 等深层神经网络的解决方案，可以逐渐取代基于算法说明的传统图像处理工作。尽管图像预处理、后期处理和信号处理仍采用现有方法进行，但在图像分类应用中（缺陷、对象以及特征分类），深度学习变得愈加重要

背景：zynqNet运用HLS来实现相应的IPcore。相关HLS过程的信息会打印到console之中。目的：读懂HLS对IPcore代码的HLS过程，具体硬件如何实现。将报告信息存下来用于参考。

据外媒报道，人工智能（AI）正在各个行业普及，由于每天都有新的发展成为头条新闻，很难从炒作中挑选出最重要的进展。AI接下来会如何进化？知名市场研究机构CB Insights的分析师调查了各个行业，以确定2019年需要重点关注的25个AI大趋势，从下一代假肢到作物监测等。

浪潮宣布已在其NF5280M5、NF5468M5等服务器上完成对赛灵思Alveo U200、Alveo U250 FPGA加速卡的全部认证测试,搭载U200和U250的两款浪潮服务器已可公开购买。NF5280M5、NF5468M5服务器为浪潮的明星产品,分别为AI应用优化、AI云设计,能够针对用户需求进行灵活适配

边缘计算是5G网络的核心特征，也是结合5G智能物联时代的核心应用特征，针对智能物联场景的特异性，边缘计算对算力需求将呈现定制化个性化的特征，驱动算力产业领域FPGA产业迎来历史性的机会，这也是我们继边缘计算小基站和边缘计算物联应用两篇系列报告之后的最新核心观点。

112G PAM4 是业界通向更高带宽的下一步。该演示主要介绍 Xilinx 针对新一代系统提供 112G 的远景。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6015799157001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

各方竞争加剧，产品周期缩短，哪些底层技术将最快获益？2019年4月11日，赛灵思 AI 市场发展总监刘竞秀将出席第八届EEVIA年度中国ICT媒体论坛暨2019产业和技术展望研讨会，通过“赛灵思人工智能平台-人工智能边缘计算加速引擎”的主题演讲，分享人工智能时代，灵活应变的赛灵思平台如何与人工智能发展的速度完美匹配，如何从各种传统的计算方案中脱颖而出，成为行业发展的大势所趋

AI 硬件亚洲峰会(AI Hardware Asia Summit) 将要拉开帷幕。这是该系列全球活动的第二个专场，会议主题为 AI 加速器技术以及用于处理深度学习、神经网络和计算机视觉的芯片和系统设计与应用。赛灵思人工智能高级总监单羿将发表题为 “基于FPGA的AI平台、技术、应用和生态系统” 的主题演讲

Xilinx 工具与方法高级应用工程师谢 敏在赛灵思技术日上分享《Alveo 数据中心加速卡快速入门》

时钟信号是FPGA时序逻辑设计中必不可少的条件，一般情况下在FPGA始终资源充裕的情况下通常采用FPGA内部自带的内核生成时钟信号，例如DLL/MMC，但是一旦出现资源不够的情况，就只能另寻他法了

与 O-RAN 联盟成员 AT＆T、Anokiwave、Ball Aerospace 和 Keysight 合作，实现了 O-RU 概念验证演示。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6013620831001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

本课程向新老设计人员介绍了 UltraScale™ 器件架构的最新内容，包括介绍全新CLB资源、时钟管理资源(MMCM 和 PLL)、全局和区域时钟资源、存储和DSP资源、源同步资源及IO接口模块特性。 同时，也阐述了如何将原有设计移植到最新UltraScale器件架构上

Xilinx 大中华区业务拓展总监朱勇在Xilinx技术日上分享《无与伦比的并行处理—FPGA加速度基石》

Xilinx FPGA器件内部有专用的硬件资源，支持大量设计时钟的使用。通常板子上有一个外部组件（如有源晶振）产生时钟信号，通过输入端口进入器件内部。外部时钟可以通过MMCM、PLL、BUFR等特殊原语生成其它时钟，也可以由LUT、寄存器等常规单元进行转换（通常称作门控时钟）。本文将讲述如何根据应用情况定义时钟

FPGA设计的特点是需要不断不断的迭代各个设计流程来达到最终的设计，同时迭代的成本大，它比单片机开发更注重迭代的开发思想。所以，设计的前期一定要从系统的角度考虑好系统的方案，然后在系统这个方案中不断的迭代，不然后期发现由于系统方案的问题就得不偿失了，好的系统架构就是成功一大半了

该演示结合单个 PON 硬件，允许 1G 至 25G PON 进行软件更新。这些 PON 解决方案以正确的成本结构将适当的应用定为目标。此外，该演示还将针对开放式架构展示 VOLTHA 集成。

3月19日，备受瞩目的Xilinx技术日在上海龙之梦万丽酒店隆重举办！此次活动由全球最大的可编程芯片厂商Xilinx主办，邀请行业最顶尖的FPGA专家和企业汇聚一堂，集思广益，分享和交流FPGA产品开发经验与应用方案！作为Xilinx在中国智能汽车电子领域唯一的Certified member，深圳市自行科技有限公司受邀参加，并携公司高性能前装量产DMS与ADAS等产品亮相

InfiNet 是长距离、点对点和点对多点网络通信领域的无线行业领导者，致力于使用 Xilinx Zynq SoC 加速其运行在 3、5 和 6 GHz 范围的网络回程产品的上市时间。Xilinx 还为 InfiNet 提供了部署其软件定义无线电的灵活性，以跟上快速发展的电信业务

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 答案应该与上面问题一致。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变