跳转到主要内容
高速运动平台弹速补偿的FPGA实现方法

近年来,现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)技术飞速发展,集成度越来越高,功耗、成本不断降低,特别是在并行处理、流水线设计、可重构等方面具有独一无二的优势,使其逐渐在雷达信号处理领域中占据重要地位。本文使用FPGA对距离徙动校正算法进行了硬件实现,具有实时性高,处理速度快,精度高等特点

【Xilinx 技术日上海站】现场演示,先睹为快

除了演讲, 赛灵思技术日有哪些现场演示?此次技术日活动共有十多个演示,除了赛灵思自己的演示,还有赛灵思客户和合作伙伴的演示, 包括百度,旷视, 瑞为, 大恒,自行科技,华芯通+ARM 服务器, 目标应用惠及从云到端的各类创新应用。下面就请小编先来秀一秀精彩的现场演示,一享网友们纷至沓来的好奇心吧!

P4语言典型应用盘点与解析

SDN是网络的未来,P4是SDN的未来,基于openflow的传统SDN专注于可编程的控制平面,数据平面仍然是由固定功能的ASIC组成,也就是说openflow的实现仍然需要配套的芯片支持,openflow是与目标硬件相关的。而P4专注于可编程的数据平面,可以自定义芯片对于数据包的处理方式,添加自己的新功能

【Xilinx 技术日上海站】快速跨入云计算加速的跑道

所谓“天下武功,唯快不破”,云计算时代,得速度者得天下。云计算加速分会场将通过 Alveo 数据中心加速卡的现场演示与讲解,以及针对不同应用和领域的方案详解,带您快速跨入云计算加速的跑道。

【Xilinx 技术日上海站】FPGA –云计算时代的头等公民

赛灵思技术日活动(Xilinx Technology Day)上海站即将拉开帷幕,六大重磅主题演讲人及嘉宾,将为与会者带来FPGA 行业趋势及赛灵思最新产品及技术动态最专业、最精准的分享。

【师资培训●南京站】2019 Xilinx FPGA师资周末集训营与您相约南京 PYNQ专场

为了满足老师们学习新技术的需求,依元素科技将于2019年3月23日在南京开展每月一次的FPGA师资周末集训营,本集训营完全免费,没有费用的压力,让您可以每期都参加直到您熟悉为止。

【Xilinx 技术日上海站】边缘计算应用专场

如果说云计算以速度取胜,那么边缘计算则在速度的基础上更讲究灵活应变,从而百花齐放。边缘计算应用专场将会为您带来应用于各种领域中的赛灵思人工智能方案,与您共同探讨万物智能的实现方式

【DesignCon 2019视频】:在 Luxshare OSFP DAC 铜缆上运行的 Xilinx 112G PAM4

在 DesignCon 2019 上,Xilinx 和 Luxshare 展示了 112G PAM4,运行于超过 1 米的直接连接铜 OSFP 铜缆。 观看视频,了解这些公司如何合作实现高速连接的未来

加速中国和日本市场5G部署,赛灵思公布全新Zynq Ultrascale+射频芯片平台

随着通信行业逐渐向5G标准靠拢,移动设备制造商十分钟情于技术试验和概念验证测试。现在,这些技术的商业可行性正在进行严格评估,然而原型设计所使用的很多技术都无法很好地转化为商业部署。为加速解决5G部署问题,不久前,Xilinx公布了其下一代Zynq Ultrascale+ RFSoC单芯片自适应无线电平台

【DesignCon 2019视频】:采用 TE 下一代连接的 Xilinx 32G NRZ GTY 和 58G PAM4 GTM

在 DesignCon 2019 上,Xilinx 和 TE 展示了一对演示。首先,UltraScale + FPGA 中的 32G Xilinx GTY NRZ SERDES 通过 TE Sliver 连接器运行。 接下来,Virtex UltraScale + GTM PAM4 收发器通过 TE SFP-DD 连接器和直接连接铜缆发送数据

Xilinx 大中华区销售副总裁唐晓蕾:自适应平台 – 全方位创新的基石

2019年3月21日,赛灵思大中华区销售副总裁唐晓蕾将应邀出席2019 AI 芯片技术论坛,并发布题为“Xilinx 自适应平台 – 全方位创新的基石”的主题演讲。同时,她还将出席该会议当天的高端对话环节,就人工智能领域普遍关注的人工智能创新及赛灵思灵活应变的平台解决方案分享观点和见解

Vivado综合操作中的重定时(Retiming)

重定时(Retiming)是一种时序优化技术,用在不影响电路输入/输出行为的情况下跨组合逻辑寄存器从而提高设计性能。图1所示的电路是六输入加法器,其中有一条关键路径,红色推出显示的路径是限制整个电路性能的关键路径。

【DesignCon 2019视频】:采用 Molex 高速互连的 Xilinx 58 和 112G PAM4 SERDES

在 DesignCon 2019 上,Xilinx 和 Molex 展示了一组演示。 首先,Virtex UltraScale + FPGA 中的 Xilinx GTM 58G PAM4 SERDES 运行于超过 3 米的 QSFP-DD 直接连接铜缆,由Molex Near-Stack 高速连接解决方案提供支持。 接下来,Xilinx 112G PAM4 测试器件在评估 Molex Impulse Orthogonal 背板上运行,展示了下一代互连技术。

【DesignCon 2019 视频】:Xilinx 112G PAM4 和 Samtec NovaRay 电缆组件

在 DesignCon 2019 上,Xilinx 和 Samtec 现场展示了 112G 有线背板。 该视频通过由下一代 Xilinx 112G PAM4 测试器件和 Samtec NovaRay 承载数据电缆组件生成、接收和验证的 112G PAM4 信号,显示了真实的背板长度,其传输速率是传统 PCB 互连无法比拟的。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6008618128001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

Python的这些实用功能你都了解吗?

在使用Python多年以后,我偶然发现了一些我们过去不知道的功能和特性。一些可以说是非常有用,但却没有充分利用。考虑到这一点,我编辑了一些你应该了解的Python功能特色。

Vivado使用技巧(29):约束功能概述

设计约束就是定义编译过程中必须满足的需求,只有这样才能保证在板子上工作时功能正确。但不是全部约束在所有过程中都会使用,比如物理约束只用在布局和布线过程中。Vivado工具的综合和实现算法时时序驱动型的,因此必须创建合适的时序约束。我们必须根据应用需求选择合理的约束,过度约束或约束不足都会造成问题

如何在保留原有基础设施的前提下部署先进的58G PAM4技术?

云服务和5G的推出推动了数据流量的大幅增长,这为满足网络日益增长的带宽要求带来了挑战,路由器和交换机接线端口密度、光学标准的扩展以及光纤网络带宽的更新是成本能够满足带宽需求的主要制约因素,转换为58G收发器是非常重要的一步,在相同的条件下它能够实现400G以上的数据传输速率

基于HDMI的视频流输入输出

HDMI高清多媒体界面(英语:High Definition Multimedia Interface)是一种全数字化视频和声音发送接口,可以发送未压缩的音频及视频信号。HDMI可用于机顶盒、DVD播放机、个人计算机、电视游乐器、综合扩大机、数字音响与电视机等设备。HDMI可以同时发送音频和视频信号,由于音频和视频信号采用同一条线材,大大简化系统线路的安装难度

【XDF资料下载】Xilinx 与 Deephi Tech 的机器学习战略

Xilinx 与 Deephi Tech 的机器学习战略

ZYNQ SOC 入门基础(一):Hello World 实验

ZYNQ是一款SOC芯片,其最突出的功能就是其内部包含了一个双核的Cortex_A9内核。从本节开始,进行ZYNQ的SOC学习。