Ethernity 是面向电信服务提供商的网络 SoC、smartNIC 和设备的领先提供商，它使用 Xilinx FPGA 加速多种网络和数据包处理功能。该公司获得专利的基于 FPGA 的软件使其能够提供大容量的生产解决方案，连接接入和宽带网络中的 1 亿多用户。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6015811334001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
针对CMOS图像传感器采集图像过程中的噪声预处理问题，提出一种在FPGA中实现的可配置的自适应加权均值滤波模块设计方案。该模块通过检测滤波窗口内不同方向的方差来确定纹理方向，从而自动生成相应的加权系数，可以对宽度不超过4 094像素的图像进行流水线式的加权均值滤波处理，达到去噪保边的目的
Vivado是Xilinx公司的FPGA开发工具，熟悉Xilinx的工程师应该对ISE比较不陌生，但是随着时代的发展，FPGA芯片进步很快，Xilinx也已经宣布不再对ISE进行更新，这就意味着Vivado将在以后的发展中逐渐取代ISE，所以掌握好Vivavo的使用，是一个FPGA工程师必备的技能。今天的文章主要是讲解怎么调用Modelsim进行仿真
很多时候需要PS与PL共享DDR作为global memory，例如卷积之中，PS将weight in与feature写入DDR，然后PL调用DDR进行运算，再将结果写入DDR进行下一次迭代。
编译PetaLinux时，使能GDB。单板上就会有GDB。zcu106的VCU TRD 2018.2 已经包含GDB。带调试信息编译软件，比如添加-g, 或者-g3开关。对于zcu106的ctrl-sw,在encoder_defs.mk里修改CFLAGS， 添加-g3，得到CFLAGS+=-Wall -Wextra -g3
在本次研讨会中，我们将向您展示如何在赛灵思 FPGA 中免费使用 Arm Corex-M1 和 Cortex-M3 软核 IP。同时我们还将一步一步指导您开发一款成功的基于 FPGA 的器件所需的各个步骤，包括集成和软件开发等。而本研讨会最吸引人之处在于：无需 RTL 硬件经验，因为任何人都可以使用赛灵思的免费设计工具。
为了满足老师们学习新技术的需求，依元素科技将于2019年3月30-31日在西安开展每月一次的FPGA师资周末集训营，本集训营完全免费，没有费用的压力，让您可以每期都参加直到您熟悉为止。
据观察，HLS的发展呈现愈演愈烈的趋势，随着Xilinx Vivado HLS的推出，HLS可以在一定程度上降低FPGA的入门门槛（不用编写RTL代码），也可以在某些场合加速设计与验证（例如在FPGA上实现OpenCV函数），但个人还是喜欢直接从RTL入手，这样可以更好的把握硬件结构
【问题描述】：
我的 SD 在 SD1 上，没在 SD0 上，所以我不能从这引导。
怎样才能把 FSBL 交给 SD？
【解决方案】：
SD:
1) 在 FSBL main.c 文件中，您可以通过进行以下修改将 BootModeRegister 在第 376 行的值强制设为 SD_MODE：
/*
* Read bootmode register
*/
// comment out these two lines
//BootModeRegister = Xil_In32(BOOT_MODE_REG);
//BootModeRegister &= BOOT_MODES_MASK;
ZYNQ上面移植Linux操作系统包括四个部分，uboot,devicetree,kernel,ramdisk。其中uboot类似于bios，负责对设备进行简单的初始化，devicetree以树的形式对zynq相连的硬件设备进行描述，kernel是加载的操作系统内核，ramdisk是操作系统启动之后挂载的文件系统。
python内置了一些非常巧妙而且强大的内置函数，对初学者来说，一般不怎么用到，我也是用了一段时间python之后才发现，哇还有这么好的函数，这个函数都是经典的而且经过严格测试的,可以一下子省了你原来很多事情，代码不仅简洁易读了很多，而且不用自己去闭门造车.既方便了自己又减少了bug
利用该向导可以快速地完成时序约束。时序约束向导会分析网表、时钟网络的连接和已存在的时序约束，给出一些缺少的时序约束的建议。时序约束向导的前11页按照3个目录给出不同种类的时序约束，下表给出一个大致介绍
ZYNQ7000 系列芯片有54个MIO（multiuse I/O），它们分配在ＧPIO的Bank0和NBank1 隶属于PS的部分，这些IO与PS直接相连。不需要添加引脚约束，MIO信号对PL部分是透明的，不可见。所以对MIO的操作可以看是对纯PS的操作
来自 Xilinx 的 Ralph Wittig 和戴姆勒 UI 功能高级经理 Volker Entenmann 讨论了他们两年来的全球合作，以及 Xilinx 技术如何助力梅赛德斯-奔驰 CLA 实现全新 MBUX 内部辅助系统的高级 AI 处理功能
