跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
图像处理一:加速直方图统计

直方图统计在图像增强和目标检测领域有重要应用,比如直方图均衡,梯度直方图。直方图的不同种类和统计方法请见之前的文章。本章就是用FPGA来进行直方图的计算,并且利用FPGA的特性对计算过程进行加速。安排如下

四大平台开放申请,万元大奖等你拿—— Xilinx 研电赛支持升级

作为此次大赛的FPGA平台的提供商和赞助商之一,为了让大家在竞赛中能够试用到赛灵思最前沿的产品和技术,赛灵思公司中国学术界团队宣布,将从去年的开放两个平台试用支持升级为提供4个平台支持。而且所有四大平台,均为赛灵思当前业界最新的和最受欢迎的开发平台,支持应用涵盖数据中心、人工智能及各种嵌入式设计

5分钟了解FPGA之Xilinx 7系列

xilinx7系列FPGA主要包括:Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能/密度/价格也随着系列的不同而提升。Spartan7系列是7系列中的屌丝青年,拥有最低的价格、最低的功耗、最小的尺寸以及最低的设计难度,一些低端应用中极为合适。

从零开始用 Python 构建循环神经网络

在这篇文章中,我们首先对一个典型的循环神经网络模型的核心部分进行快速浏览。然后我们将设置问题陈述,最后我们将从零开始用Python构建一个循环神经网络模型解决这些问题陈述。

【视频教程】将 System Generator DSP 版用于 RFSoC

观看本视频,了解和学习 Vivado System Generator for DSP 2018.3 版本中全新的超级采样率模块集(SSR)。它提供了与 Matlab 和 Simulink 集成的设计流程,以加速 Zynq UltraScale+ RFSoC 器件上高速 DSP 应用的设计和实现。

让 “芝麻开门” 落地,Xilinx 给出加速应对策略

近日,在第八届EEVIA年度中国ICT媒体论坛暨2019产业和技术展望研讨会上,赛灵思人工智能市场总监刘竞秀在现场为大家带来了“FPGA — 人工智能计算的加速引擎”的主题演讲,作为拥有中国/美国/欧盟/日本/韩国共45项专利申请的业界大咖,他精彩解读了当前人工智能落地的主要障碍,并给出了赛灵思的破解“方法论”

【视频教程】:Model Composer 2018.3 新功能

观看本视频,了解赛灵思 Model Composer 2018.3 版本中的重要更新。Model Composer 是一个利用 Vivado 高层次综合技术的 MathWorks Simulink 附加工具。视频将介绍包括控制设计吞吐量、在仿真过程中调试导入的 C/C++ 函数、以及如何使用自带的入门示例等内容。

【免费在线培训】 基于Zynq全面可编程SoC架构介绍

Xilinx Zynq SoC提供了一个新的系统设计能力。本课程给经验丰富的系统架构师提供了如何在一颗芯片中架构一个Zynq SoC系统。主要介绍ARM® Cortex™-A9 processor-based处理系统和集成的可编程逻辑资源,可供系统设计师成功而有效的利用

增量编译(Incremental Compile)提高Vivado编译效率

Vivado® Design Suite 提供两种方法可加速产品上市进程,提高工作效率。可构建 Vivado 布局布线。在任何设计阶段处理任何类型的 ECO 问题,并可加快运行时间,确保时序收敛进程。

【邀请函】: Xilinx 人工智能专家@上海上交会

自适应和智能计算领域领导企业赛灵思公司(Xilinx), 将作为科技部特邀参展企业 ,携三大人工智能解决方案布展第七届中国(上海)国际技术进出口交易会。届时,赛灵思人工智能专家将提供现场演示。欢迎所有希望借助赛灵思灵活应变的平台解决方案加速实现创新应用的小伙伴们现场交流

【视频】面向 100G 以太网和 OTN 网络的 NetQuest OMX3200 高级包处理系统

NetQuest 是一家为实现网络监控提供网络监控和接入产品的知名供应商,在其优化的数太比特 OMX3200 系统中使用 Xilinx FPGA 进行 100G 网络包处理。OMX3200 可配置多达 4 个模块,每个模块都有自己的海量 FPGA

【干货分享】编写可综合的FPGA代码经验总结(二)

<font color="#FF8000">作者:张浩 ,来源:FPGA技术联盟</font>

10. case,casez,casex语句

Verilog定义了case,casez和casex语句,用于做多种情况下的选择语句。

reg [1:0] sel;

reg [2:0] result;

always @(*)

case(sel)

2’b00: result = 3’d0;

2’b01: result = 3’d1;

2’b10: result = 3’d2;

AI时代,怎样利用FPGA架构在无人机视觉等方面进行快速应用

在一年一度的中国电子ICT媒体论坛暨2019产业和技术展望研讨会上,机器人网与赛灵思(XILINX)进行了交流,了解到关于无人机方面可以采用FPGA快速实现无人机的视觉控制,早在2017年就与国内一厂商合作研发了无人机的手势控

MATLAB 中的机械臂算法——路径规划

首先告诉大家,我们所说的“路径”的是后者——trajectory。我们看一下这两种“路径”在机械臂的世界里有什么区别。

Vivado使用技巧(34):路径分割现象

上文提到,进行最小/最大延迟约束时,set_max_delay和set_min_delay命令要设置-from和-to选项。但是如果起点和终点设置的不合理(具体见第33篇),便会导致出现路径分割(Path Segmentation)。

【师资培训●天津站】2019 Xilinx FPGA师资周末集训营与您相约天津

为了满足老师们学习新技术的需求,依元素科技将于2019年4月20-21日在天津开展每月一次的FPGA师资周末集训营,本集训营完全免费,没有费用的压力,让您可以每期都参加直到您熟悉为止。

Xilinx 联手三星打造丰富的 5G 生态系统

今年年初,三星在韩国完成了世界首例 5G 新无线电(NR)的商用部署,并预计在2019年起陆续在全球其他国家展开部署。在MWC 2019 (2019 年世界移动通信大会)上面,赛灵思执行副总裁 Liam Madden 接受了现场采访,并向广大观众分享了关于与三星合作建立 5G 生态系统的观点

【干货分享】编写可综合的FPGA代码经验总结(一)

在接触Verilog 语法参考手册的时候,我们发现其提供了一组非常丰富的功能来描述硬件。所以大家往往会疑惑那些Verilog语句是可综合的,那些是只能用于写Testbench的,其实,参考手册中只有一小部分语句是可综合的,但是这一小部分可综合的语法确是我们应用最为频繁的

Python入门,从19个语法开始!

Python简单易学,但又博大精深。许多人号称精通Python,却不会写Pythonic的代码,对很多常用包的使用也并不熟悉。学海无涯,我们先来了解一些Python中最基本的内容。

Xilinx 四大加速方案亮相 2019 ABC INSPIRE 百度云智峰会

2019 年 4 月 11 日,北京嘉里中心。2019 ABC INSPIRE 百度云智峰会隆重开幕。大会分享了百度 AI、大数据、云计算在视频采集、转码、存储、分发等方面的领先技术,并宣布,“百度云”品牌全面升级为“百度智能云”,以 ABC 三位一体战略,用更领先的 AI 能力推动中国产业智能化升级