FPGA——上电自复位方式（非常简单）
上电自复位对FPGA的稳定性及其重要，因为对于某些设计，上电之后需要进行一些状态寄存器的初始化，或者系统自己初始化都需要一个复位信号。在这里我就介绍一个比较好用的方法，大家一起学习一下
【视频采访】工业4.0时代如何体现智慧与自适应？
工业对安全、可靠性、低延时要求比较高。赛灵思预见到了工业4.0的发展趋势，在2018年研发了面向下一代的工业互联的解决方案，就是满足TSN（时间敏感网络）的特点。同时，我们基于这些应用协议加附属通信标准，OPC UA TSN将成为统一的工业物联网通信标准
【赛灵思技术日演讲PPT下载】：Xilinx Alveo 数据中心智能网卡自适应加速解决方案
Xilinx 数据中心架构师孙智溢在赛灵思技术日上分享《Xilinx Alveo 数据中心智能网卡自适应加速解决方案》
智能制造，需要什么样的工业之“眼”？
工业4.0让我们曾经熟悉的工厂、车间成了新技术的试验场，但凡是能够推动制造数据化和智能化、提升生产效率的技术和方案，都希望有机会在工业领域一展身手。机器视觉当然也是其中之一。应用在工业领域的机器视觉，也被简称为“工业视觉”
Vivado使用技巧（32）：IO延迟的约束方法
上一篇讲述了对时钟的约束方法，时钟不仅对设计很重要，约束情况也很多、很复杂，需要一定的经验。本文将讲述另一种重要的约束：I/O延迟，但与时钟约束相比就简单的多，本文篇幅也相对较少。
视频系列 24：在三重缓存模式下使用 AXI VD
在本系列视频中，我们将了解如何将三重缓存模式下设置的 AXI VDMA IP 集成到 Vivado 设计的视频流水中。该设计将针对使用 PS DDR 的 Zynq®-7000 SoC ZC702 评估套件来进行设计。
【视频】AIRRAYS 海量 MIMO 天线参考设计基于 Zynq®UltraScale +™RFSoC
AIRRAYS 在MWC 2019 展示基于 Zynq®UltraScale +™RFSoC 的海量 MIMO 天线参考设计。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6015795674001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
澎湃算力-Xilinx 助力华为全新 FusionServer Pro 智能服务器实现“芯片级”起跳
最新发布的 FusionServer Pro 智能服务器引入了智能加速引擎，实现计算、存储和网络协议的智能卸载和提升，可以有效地提升业务体验，降低运营成本，提升投资回报。华为基于赛灵思 FPGA 高性能芯片的 FX600/FX300 加速卡，是 FusionServer Pro 智能服务器加速部件的重要组成部分
【研讨会PPT下载】如何将 Arm Cortex-M 处理器与 Xilinx 的 FPGA 和 SoC 结合使用
当世界上最流行的微处理器及最大的生态系统与世界上最强大的可编程逻辑器件相结合时，您会得到什么？灵活性？性能？可扩展性？抑或是无与伦比的实时确定性？答案是：全都有！这种组合的器件可以允许客户方便而快捷地增加协议支持、I/O扩展、硬件加速，以及面向未来的设计扩展
HLS高阶综合：朋友还是敌人？
HLS高阶综合(high level synthesis)在被广泛使用之前，作为商业技术其实已经存在了20多年。设计团队对于这项技术可以说呈现出两极化的态度：要么坚信它是先进技术之翘楚，要么对其持谨慎怀疑态度。高级语言IP的优势是显而易见的，例如易维护性、在设计周期早期进行重大变更的能力、以及大大节省产品上市时间等方面的优势都很明显
科通人脸实时动态布控系统，Xilinx技术活动日引关注
3月21日，作为Xilinx代理商和合作方，科通参加了Xilinx在上海的赛灵思技术日（XTD）活动，通过一系列解决方案演示充满展现了其在Xilinx产品生态链上的深耕，与合作伙伴的精诚合作，以及科通在数据中心方面扎实的整体解决方案能力
【视频】Vivado Logic Analyzer 简介
VLA 简介以及调试工具基本组件的逻辑调试优势
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6020366618001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
视频系列 22：支持 ZC702 HDMI 上的多种视频分辨率
在上一个视频系列中（编号 21）中，我们创建了一种设计，可将模式（使用的是 LogiCORE™ IP 视频测试模式生成器 (TPG) 的核）发送到 Zynq®-7000 SoC ZC702 评估套件的板载 HDMI 中。在本视频系列中，我们来了解一下如何修改硬件设计和应用以支持多种视频分辨率。
学会Zynq（2）Zynq-7000处理器的配置详解
上篇中介绍了Xilinx FPGA嵌入式开发的基本概念和软件特性，并以Hello World为例给出了一个操作流程，熟悉该流程相当重要。上一篇中只是简单说明了每一步应该执行哪些操作，本文将详细介绍每一步的具体含义和涉及到的相关概念。
【视频】在 Vivado 设计套件项目流程中使用 Tcl 命令
基本 Vivado IDE Tcl 脚本的内容概述
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6020355672001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
