3月21日，作为Xilinx代理商和合作方，科通参加了Xilinx在上海的赛灵思技术日（XTD）活动，通过一系列解决方案演示充满展现了其在Xilinx产品生态链上的深耕，与合作伙伴的精诚合作，以及科通在数据中心方面扎实的整体解决方案能力
VLA 简介以及调试工具基本组件的逻辑调试优势
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6020366618001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
在上一个视频系列中（编号 21）中，我们创建了一种设计，可将模式（使用的是 LogiCORE™ IP 视频测试模式生成器 (TPG) 的核）发送到 Zynq®-7000 SoC ZC702 评估套件的板载 HDMI 中。在本视频系列中，我们来了解一下如何修改硬件设计和应用以支持多种视频分辨率。
上篇中介绍了Xilinx FPGA嵌入式开发的基本概念和软件特性，并以Hello World为例给出了一个操作流程，熟悉该流程相当重要。上一篇中只是简单说明了每一步应该执行哪些操作，本文将详细介绍每一步的具体含义和涉及到的相关概念。
基本 Vivado IDE Tcl 脚本的内容概述
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6020355672001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
人工智能的应用，从数据分析到机器学习技术再到物联网背景，整个过程都严格遵守这种反馈流程。不过，很难有框架能够包含整个流程的全部要素，更难做到相对简单便捷。而赛灵思创建的框架就能做到，这也就是今天要说的 Python on Zynq (PYNQ)
上次你看屏幕是什么时候？好吧，这是个诡刁的问题，除非你从事造纸业，或者你名叫摩西 (以色列的先知和首领)并钟情于碑石上篆刻经文，否则你肯定现在就在使用屏幕。毫无疑问，当今时代，屏幕是无所不有、无处不在
Perrone Robotics 的无人驾驶汽车平台可通过将不同的传感器及控制逻辑与自主控制便捷集成实现快速开发。Xilinx MPSoC 提供多个数据来源（如摄像头或 LIDAR 等）的专用加速处理，可实现安全、可扩展的实时响应解决方案。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5489493469001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
数字电路设计中一般包括3个大的阶段：源代码输入、综合和实现，而电路仿真的切入点也基本与这些阶段相吻合，根据适用的设计阶段的不同仿真可以分为RTL行为级仿真、综合后门级功能仿真和时序仿真。这种仿真轮廓的模型不仅适合FPGA/CPLD设计，同样适合IC设计
SystemVerilog 接口的开发旨在让设计中层级之间的连接变得更加轻松容易。 您可以把这类接口看作是多个模块共有的引脚集合。与必须在每个模块上定义多个引脚不同的是，您只需在接口中对引脚定义一次，之后只需在模块上定义接口即可。 如果稍后接口中涉及的信号被更改，则仅需更改接口即可
如果符合一些简单的设计原则，采用最新的Xilinx7系列FPGA架构上实现无线通信。Xilinx公司已经创建了典型无线数据路径的设计范例，表明中速级(-2)器件上使用的几乎100%的 slice资源都支持500 MHz以上的时钟频率。如何真正时序高速设计，需要注意一下几点
在做FPGA的开发过程中经常会使用到移位寄存器，一般我们使用移位寄存器的目的都是为了将某个信号进行打拍，使得时序符合我们的需求。最常见的一种打拍方法就是在process过程语句中对信号进行移位。但是这里我给大家介绍一下SRL6E
在ZYNQ SOC 入门基础（二）MIO 实验中讲解了MIO的使用，本节就来讲一下EMIO的使用。在实上一章中对ZYNQ的GPIO做了简单的介绍，ZYNQ的GPIO有(multiuse I/O)MIO和(extendable multiuse I/O) EMIO。
人工智能是推动数字化转型与创新的原动力，将成为引领第四次工业革命的核心驱动力，而以计算力为核心的人工智能已从探索走向实践。3月28日，IDC和浪潮联合研究发布的《2018-2019中国人工智能计算力发展评估报告》强调了这一观点。该年度报告旨在评估中国人工智能发展的现状，探索中国企业的破局之道。
本系列将讲述如何使用Vivado完成基于Zynq平台的嵌入式系统设计。一个完整的嵌入式系统设计要考虑硬件、软件、FPGA设计三个部分。Xilinx为了尽量简化设计流程，提供如下两个主要设计工具
Alveo 数据中心加速卡在硬件中配置了两个 QSFP 端口。这些如何用于在 U200/U250 卡上启用以太网子系统 IP？
