【视频】HLS 流水线实现高性能

judy 在周五, 04/26/2019 - 10:24 提交

描述了用于提高设计吞吐量的 HLS PIPELINE 指令

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

【视频】在 HLS 项目中插入 RTL 黑盒	想投资获得超额回报？你需要拥有一个“阿尔法”	Vitis AI 1.3 工具链
【视频】Xilinx 和 H-ROS 助力实现机器人模块化	【视频】您所不知道的 Xilinx：深耕汽车市场 20 年的故事	研讨会：利用编译器指令提升AMD Vitis™ HLS 设计性能

最新文章