作者：yolanda，Moderator
在使用 PCI Express IP 进行设计时，如果在第一次尝试与链接伙伴建立链接时就非常顺利，那是非常不错的。但是，有时链接不会那么顺利。
成功的 PCI Express 链接是来自两个不同供应商的产品相互兼容的结果。如果链接失败，问题有可能出在任何一方。
用户通常倾向于将责任归咎于 FPGA，但根据我们的经验，问题可能与链接伙伴（例如，主机、芯片组、电路板、交换芯片等）有关。
我们会在以后的博文中讨论这些情况。
在第一篇博客文章中，我想介绍一下在遇到连接问题时可以如何分析与链接训练相关的调试信号。
为此，您可以捕获 Vivado ILA 中的信号，然后将信号波形与通过仿真示例设计生成的波形进行比较。您需要手动将相应的信号拉入仿真波形。
下面的答复记录描述的是如何通过捕获面向 PCI Express 核的 UltraScale FPGA Gen3 集成块中的链接训练调试信号用 Vivado ILA 来进行调试。
所提供的文件没有详细介绍链接训练问题的背景，但遵循所提供的步骤应该能对可能的问题起因提供重要线索。
https://china.xilinx.com/support/answers/71355.html
来源：Xilinx
