如何做好Verilog的代码检视（code review）
judy 在 周四, 09/08/2022 - 11:10 提交
无论是FPGA还是ASIC的开发者，都或多或少地做过代码检视（code review）。
All node
Vivado从此开始（进阶篇）读书笔记——跨时钟处理
judy 在 周四, 09/08/2022 - 09:29 提交
在异步跨时钟域场合，对于控制信号（通常位宽为1bit）常使用双触发器的方式完成跨时钟域操作
Ultra96-V2 板子通信
joycha 在 周四, 09/08/2022 - 09:15 提交
Ultra96-V2 是基于 Linaro 96Boards Consumer Edition（CE）规范、基于 Arm 的 Xilinx Zynq UltraScale +™MPSoC 开发板。
探索在Zynq UltraScale上使用 Python的可能性
judy 在 周三, 09/07/2022 - 15:49 提交
本文将探讨如何以 Zynq UltraScale 器件上的 IP 核为目标，使用 Python 来创建一些强大的应用和实用工具。
Spartan7 系列 MIPI CSI 摄像头输入和MIPI DSI 显示输出参考设计
judy 在 周三, 09/07/2022 - 15:42 提交
本 Demo 基于 SP701 开发板 +MIPI Camera 模组 +MIPI LCD 模组
提升设计性能的HDL编码方法
judy 在 周三, 09/07/2022 - 15:27 提交
实现FPGA 设计最大性能化的一个重要因素是正确的RTL 编码设计。
运行VCK190 TRD的小技巧
judy 在 周三, 09/07/2022 - 09:22 提交
运行VCK190 TRD的小技巧
超清视频接口应用演示
judy 在 周二, 09/06/2022 - 15:36 提交
Demo 演示了超高清8K视频经过 HDMI2.1 接口在Xilinx 平台上的输入和输出实现
set_input_delay如何约束？
judy 在 周二, 09/06/2022 - 14:45 提交
今天我们就来详细分析一下，这个约束应该如何使用。
双摄像头采集显示方案(FDMA+VDMA)
judy 在 周二, 09/06/2022 - 10:37 提交
掌握ui-fdma和ui_fdmadbuf在视频采集方案的应用,掌握多个AXI-FDMA同时传输视频的同步解决方法