Vivado HLS学习（三）
judy 在 周一, 08/08/2022 - 15:32 提交
接口综合有两种，一种是block-level interface protocol和port-level interface protocol。
All node
让你的兼容代码不同的 FPGA
judy 在 周一, 08/08/2022 - 10:19 提交
让我们以一个简单的例子，FIR 滤波器，来看看如何写出能适配不同型号 FPGA 的代码。
FPGA中的fast corner和slow corner是什么？
judy 在 周一, 08/08/2022 - 09:47 提交
在FPGA的时序分析页面，我们经常会看到Max at Slow Process Corner和Min at Fast Process Corner，具体是什么含义呢？
AMD Xilinx 技术日亮点抢先看（二）
judy 在 周五, 08/05/2022 - 23:12 提交
8月17日，深圳威斯汀酒店，AMD Xilinx 技术日 —— 我们将为您带来最新的自适应计算平台产品更新、技术演讲还有方案展示
AMD 与亿咖通科技携手为下一代电动汽车打造沉浸式数字座舱车载计算平台
judy 在 周五, 08/05/2022 - 23:00 提交
先进的数字座舱由 AMD 锐龙嵌入式 V2000 处理器和 AMD Radeon RX 6000 系列 GPU 提供支持
Xilinx FPGA收发器参考时钟设计应用
judy 在 周五, 08/05/2022 - 08:28 提交
本文基于可编程晶振SI570，就Xilinx FPGA收发器输入参考时钟的硬件设计及FPGA软件设计给出设计案例，供大家参考
时序逻辑和组合逻辑的区别和使用
judy 在 周五, 08/05/2022 - 08:18 提交
本文介绍两种逻辑的区别以及使用环境。
[问答]由于 sigasi 高速缓存耗用大量空间导致 Vivado 挂起
judy 在 周四, 08/04/2022 - 14:40 提交
Vivado 中的 sigasi 功能特性使用高速缓存，有时高速缓存大小可能高达数百 MB，导致主目录中存储器减少，从而影响 Vivado 性能。
FPGA设计中丢包逻辑的2种常用方法
judy 在 周四, 08/04/2022 - 10:31 提交
在最近的工作中，又遇到了丢包逻辑的设计。突然想到在FPGA设计中，这是一个非常常见的功能，所以做一个简单的总结。
再创新高！AMD公布2022年二季度财报 营收同比增长70%
judy 在 周四, 08/04/2022 - 09:46 提交
AMD公布2022年第二季度营业额为66亿美元，毛利率为46%，经营收入为5.26亿美元，经营利润率为8%