All node

国外大神教你制作基于FPGA / SoC控制的机械臂

judy 在 周三, 07/06/2022 - 14:34 提交

本示例将使用在Zynq SoC的控制下使用六个伺服器的机械手。它可以使用简单的软件界面或使用两个Pmod操纵杆进行直接控制来进行控制。

FPGA ISP Xilinx MIPI

judy 在 周三, 07/06/2022 - 10:47 提交

本人比较喜欢Xilinx家的东西，这里就讲一讲Xilinx家的MIPI方案。这里以普通7系列作为讨论的对象

从底层结构开始学习FPGA----RAM IP的定制与测试

judy 在 周三, 07/06/2022 - 09:55 提交

本文将对RAM IP核的各个关键因素做详细的讲解。

开源ISP-xkISP

judy 在 周二, 07/05/2022 - 17:12 提交

xkISP 是基于 Xilinx HLS 的开源图像信号处理器 (ISP)。xkISP由复旦大学VIP实验室和阿里巴巴DAMO CTL实验室联合开发

别乱用 FULL_CASE 和 PARALLEL_CASE

judy 在 周二, 07/05/2022 - 10:58 提交

case语句可以说是我们在FPGA开发中使用频率非常高的一条语句。同时，Verilog还提供了语句 casex 和 casez供我们使用。

Xilinx时钟组件的原语

judy 在 周二, 07/05/2022 - 10:00 提交

xilinx提供了丰富的原语，可以将之看成FPGA开发可以使用的库函数，原语在FPGA中具有与之对应的硬件逻辑单元，但也注意，不同的FPGA的原语可能会有所不同

Vitis 2020.1 - PetaLinux rootfs 中 Vitis 2020.1 的软件包管理具有不正确的提要链接

judy 在 周二, 07/05/2022 - 09:17 提交

在(UG1393) Vitis ... “ PetaLinuxrootfs 中的软件包管理”下的应用程序加速开发中，它描述了 Vitis 2020.1 版本的新软件包管理功能。

【工程师分享】MPSoC QSPI Flash 升级办法

judy 在 周一, 07/04/2022 - 17:07 提交

在系统设计时，在PetaLinux工程里，为boot.bin预留多个启动分区。使用命令cat /proc/mtd或者ls /dev/mtd*，看得到多个分区。

Zynq UltraScale+ MPSoC 上的视频处理加速 TRD

judy 在 周一, 07/04/2022 - 11:07 提交

本演示视频主要演示运行在 Zynq UltraScale+ MPSoC 上的可编程逻辑的视频处理加速。