Xilinx的智能门控时钟技术你了解吗？
judy 在 周二, 06/14/2022 - 09:45 提交
时钟门控是一种很好理解的功率优化技术，用于ASIC和FPGA设计，以消除不必要的开关行为。这种方法通常需要设计者在他们的RTL代码中添加少量的逻辑来禁用或取消不必要的活动时序单元--例如寄存器
All node
AMD阐释详细战略以推动3000亿美元高性能和自适应计算解决方案市场进一步增长
judy 在 周一, 06/13/2022 - 17:12 提交
AMD公布下一代硬件和软件路线图、扩展应对全新市场的产品组合与策略，以加速数据中心增长并普及AI领导地位
从底层结构开始学习FPGA----LUT查找表
judy 在 周一, 06/13/2022 - 10:39 提交
记得刚接触FPGA的时候，总能看见类似这样的一句话----FPGA是基于查找表LUT的可编程逻辑器件。FPGA常常被人比作“数字积木”，就是因为底层资源的丰富和灵活，要做任何“玩具”
AI边缘端加速应用-- 基于Xilinx Kria自适应SOM部署
judy 在 周一, 06/13/2022 - 10:22 提交
此次培训将基于Xilinx第一款SOM产品KRIA K26 SOM，专门针对智慧城市和智能工厂中的视觉AI应用，并结合开箱即用的KRIA KV260 AI VISION入门套件实际演示，为您展示如何进行快速自适应SOM开发和加速应用
读取Xilinx FPGA芯片的唯一ID号DNA
judy 在 周一, 06/13/2022 - 10:04 提交
用过单片机的朋友都知道，单片机芯片内部都有一串序列号，比如STM32，称之为Unique device ID，是一个96Bit的只读数据。和单片机一样，FPGA芯片内部同样也有ID
Xilinx(赛灵思) CEO Victor Peng：“神奇的事情总发生在多学科交汇碰撞中”
judy 在 周五, 06/10/2022 - 16:22 提交
自2018年担任Xilinx公司首席执行官以来，Victor Peng始终强调通过自适应计算加速平台(ACAP)开拓新市场。
从底层结构开始学习FPGA----Xilinx 7 系列 FPGA 的逻辑优势
judy 在 周五, 06/10/2022 - 14:59 提交
这篇文章主要是通过介绍7系列与之前产品的对比，来展示7系列产品的基本逻辑单元的优点。
VDMA调试总结
judy 在 周五, 06/10/2022 - 10:55 提交
本文介绍了VDMA调试常用方法和一些需要注意的问题。
Xilinx FPGA DDR3设计（二）时钟介绍
judy 在 周五, 06/10/2022 - 09:43 提交
本文介绍Xilinx FPGA外接DDR3时钟相关参数及配置。
基于PYNQ的MIPI成像平台
judy 在 周四, 06/09/2022 - 17:19 提交
我准备在 PYNQ 中创建一个 MIPI 成像平台，我们可以借此使用它来探索 Vitis 视觉库。