博客
修改了代码后编译工程，有时会因为BRAM空间不足而编译失败，出现下面的错误提示，这时，需要回到Vivado工程里面，在Block Design中将分配的BRAM空间大小改大。具体方法如下。
在BSP设置中，手动添加xilisf库的引用。首先，在Platform工程（这里是microblaze_test）上点击鼠标右键，选择“Open Platform Editor”命令。在Board Support Package里面，点击Modify BSP Settings按钮，勾选xilisf复选框，然后点击OK。
本文以XC7A35TFGG484-2这款芯片为例，采用米联客FPGA开发板，用MIG核驱动DDR3内存。FPGA外接的晶振大小为50MHz，DDR3内存的驱动频率（ddr3_ck_p和ddr3_ck_n）为400MHz。选用的DDR3内存型号为MT41K128M16，内存容量为256MB。
本文转载自：<span id="profileBt"><a href="https://blog.csdn.net/u010580016/article/details/114554633">亦梦云烟的博客</a>…;
<strong>简介</strong>
PetaLinux是一个嵌入式Linux系统开发工具，用于设计Xilinx基于FPGA的SOC片上系统。本节为第一节，旨在介绍如何使用PetaLinux工具。
板子使用的是米联客的XC7A35TFGG484-2的开发板，上面带有256MB的型号为Micron MT41K128M16的DDR3内存。板子上的V4引脚上接了50MHz的晶振。
用MIG核来驱动这片DDR3内存。DDR3的运行时钟Clock Period为400MHz（由MIG核自己产生这个时钟，从ddr3_ck_p和ddr3_ck_n引脚输出出来，用来驱动DDR3）
AXI DMA IP核提供了AXI4内存之间或AXI4-Stream IP之间的内存直接访问，可选为分散收集工作模式，初始化，状态和管理寄存器等通过AXI4-Lite 从机几口访问，结构如图1所示，AXI DMA主要包括Memory Map和Stream两部分接口，前者连接PS段，后者连接带有流接口的PL IP核
在用FPGA做算法时，由于FPGA中一般都是使用定点数据，因此经常需要移位操作。比如一个16bit的信号经过滤波器后，由于滤波器的增益，输出结果肯定不是16bit，如果我们想保持输入输出的位宽是一致的，那就必须要进行移位。
单片机的硬件串口，发送和接收完毕都有相应的标志位，例如TC（发送完成）和RXNE（接收完成）位。FPGA则不同，FPGA采用的是AXI4-Stream协议，数据送入IP核后，经过固定数量的时钟周期后，就得到运算结果，没有任何标志位表明运算完成。
DMA是直接内存访问(Direct Memory Access)，DMA引擎可以将数据从一个地方传输到另一个地方，在传输过程中不经过CPU的控制。最简单的DMA用法是将数据从内存的一个区域搬运到另一个区域。
Linux中USB驱动程序依然遵循标准的设备驱动模型——总线、设备、驱动。和I2C总线设备驱动一样，所有的USB驱动程序都必须创建的主要结构体是struct usb_driver，它们向USB核心代码描述了USB驱动程序，但这只是外壳，只实现了设备与总线的挂接，具体的USB设备是什么，如何实现，还需要编写相应的文件操作接口。本文详细介绍USB的驱动框架。
本文对vivado、vitis、petalinux2021.1版本以及Vitis AI 1.4安装过程进行详细描述，并提供安装软件网盘地址。
通用串行总线(Universal Serial Bus)是连接计算机系统与外部设备的一种串行总线标准，也是一种输入输出接口的技术规范，被广泛地应用于个人电脑和移动设备等信息通信产品。USB总线是最复杂的总线之一，但其广泛使用。本文首先直接使用USB相关的驱动的应用，后面再具体开始编程做自己的USB驱动程序。
在百度edgeboard fzu3上运行CIFAR10 Classification，介绍Vitis AI TensorFlow设计过程，将Python描述的网络模型运行在Xilinx DPU上。
