博客

通用串行总线(Universal Serial Bus)是连接计算机系统与外部设备的一种串行总线标准，也是一种输入输出接口的技术规范，被广泛地应用于个人电脑和移动设备等信息通信产品。USB总线是最复杂的总线之一，但其广泛使用。本文首先直接使用USB相关的驱动的应用，后面再具体开始编程做自己的USB驱动程序。

在百度edgeboard fzu3上运行CIFAR10 Classification，介绍Vitis AI TensorFlow设计过程，将Python描述的网络模型运行在Xilinx DPU上。

本文简要介绍CAN总线协议，以Linux驱动CAN网络为重点介绍。

如何将Vitis AI Library应用加入Vitis进行编译，生成可执行文件？

在运行Vitis AI VART例程时出现如下问题，在读取视频时出现错误。 需要在配方文件中加入opencv功能 进入工程目录

在虚拟机中的ubuntu中开发linux系统驱动程序，往往直接使用gedit编辑，makefile编译，而这种方法比较麻烦；Eclipse是开源软件框架，编辑器比较好用，配置好编译器后可以更加方便快捷的开发程序，本文介绍如何使用Eclipse开发Linux的驱动程序。

Vitis AI提供两种应用例程，VART和Vitis AI Library，下文详细描述了VART中自动驾驶应用的实现过程。

Vivado的Implementation主要有三大步：

opt_design，会生成opt_desgin.dcp

place_design，会生成place_design.dcp

route_design，会生成route_design.dcp

Vitis AI提供两种应用例程，VART和Vitis AI Library，下文详细描述了Vitis AI Library中refinedet应用的实现过程。

Xilinx提供了一些基础的开发板平台内嵌在Vitis IDE中，用户可以直接从这些platform创建应用程序。但如果是自定义的板卡或者想要部署更多加速器IP、配置不同的性能，我们就需要创建完全自定义的硬件平台。本文介绍创建Vitis AI硬件平台的基本步骤。

将zynqmp单板和电脑主机通过网线连接到同一个交换机。单板和电脑上电后，打开虚拟机，将网络连接设置成桥接模式。进入虚拟机，查询虚拟机ip地址

I/O 信号可通过 MIO 引脚获得， Quad-SPI 控制器在共享或单独的总线配置中最多支持两个 SPI 闪存， 控制器支持以多种配置运行

经过前面的实验，我们已经基本摸清楚了Vitis IDE & Vivado的使用方法。在开始构建DPU与深度学习软件栈之前，我们先对我们拿到的开发板做个体检(硬件全面测试)，由于大部分深度学习软件框架都是运行在Linux, android或IOS等嵌入式系统上，因此测试完硬件后还需要搭建一个Linux系统以供后续开发使用。

Ubuntu中安装python虚拟环境

本篇笔记以点亮图中所有的LED为目的，回顾下Vivado的使用，并且开始了解Vitis的开发流程(原来开发环境为SDK)。

SOC、SOPC、MPSOC、RFSOC、SDSOC的概念及区别

在Vitis AI library中的模型在自定义单板使用中，介绍了如何进行模型库编译，下一步要将模型加入到AI应用中进行编译，生成可执行文件。

本系列笔记旨在更深入的探索Vitis以及Vitis内部所使用到的技术，本系列主要针对深度学习部署进行探索，比如自定义自己的深度学习硬件平台，深度学习模型量化、模型编译、TVM自动调优，多DPU核异构系统的调度计算等等。

在Vitis AI设计中，构建模型是其中非常重要的一步。如果使用调用的模型库呢？

Vitis AI开发套件提供high-leve C++/Python APIs(VART)进行从云到边器件开发。对于边缘DPU，除了VART，还可以使用advanced low-level C++/Python APIs。