博客

“重构”对于刚接触FPGA的人来说，可谓十分神秘，对于已经入门的人来说很“简单”，但是你真的了解FPGA的重构吗？

Vivado ML 版支持基于机器学习的算法以加速设计收敛。该技术具备基于机器学习的逻辑优化、延迟估算和智能设计运行，能够自动执行策略以减少时序收敛迭代，将复杂设计的编译时间缩短了 5 倍，同时还提供了突破性的平均达 10% 的结果质量提升

SPI 总线控制器支持与各种外设通信，例如存储器、温度传感器、压力传感器、模拟转换器、实时时钟、显示器和任何支持串行模式的SD卡等等。SPI 控制器可以在主模式、从模式或多主模式下工作。Zynq-7000 器件包括两个 SPI 控制器，该控制器基于 Cadence SPI 内核。

ZYNQ中的AXI接口包含三个类型，共9个，主要用于PS与PL的互联。今天我们重点来说一下ACP接口。

TTC 包含三个独立的定时器/计数器，PS中有两个TTC模块，总共有六个定时器/计数器，TTC 1 控制器可以配置为安全或非安全模式，使用nic301_addr_region_ctrl_registers.security_apb [ttc1_apb] 寄存器位。TTC 控制器内的三个定时器具有相同的安全状态。

利用SDR做一个收音机是所有入门SDR都会做的小项目，简单直观易上手的特点和“Hello World”、流水灯一样。本篇文章就带领大家利用AD936X+ZYNQ平台SDR做个SDR。

对于GP接口（general purpose）通用目的接口，有四个接口（两个从端口，两个主端口）。GP接口直接连接到的是中央互联区（central interconnect），然后由中央互联区再连接到OCM interconnect和存储器接口上。对于GP接口，通常使用他进行控制配置。

很多 FPGA 也是基于 SRAM 架构的，下载程序后运行，而断电后再次上电，需要重新下载程序。由此引出所谓的“固化”，即将程序下载到 EEPROM、Flash 等非易失性器件中，每次上电后从 EEPROM 或者 Flash 中加载对 FPGA 的配置（bitstream），比如 Xilinx FPGA 常用 QSPI Flash、SD 卡等方式。

今天给大侠带来Spartan-7 XC7S100程序固化 w25q128FVSG，解决xc7s不支持w25q系列芯片的问题，话不多说，上货。

Vivado HLS工具支持C/C ++浮点和双精度数据类型，它们基于IEEE-754标准定义的单、双精度二进制浮点格式。浮点数值格式由于精度有限不能表示每个实数。

FPGA里面的可执行文件都涉及到 *.bit， *.mcs， *.bin 和 *.elf，到底都有什么用，应该怎么用呢，这篇文章小编会简单介绍下这几种文件。

JTAG是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS（测试模式选择）、TCK（测试时钟输入）、TDI（测试数据输入）、TDO（测试数据输出）

fpga 上电时，默认是从 flash 的 0x00 地址开始读数据。如 UG470 文档 page144 描述

CMOS与非门，只要有一个输入端为低电平，与运算后均为低电平，输出为高电平，影响了输出结果，若接地或悬空会使输出始终为 1。CMOS与门、与非门：多余端通过限流电阻（500Ω）接电源；CMOS或门、或非门：多余端通过限流电阻（500Ω）接地；

选择了xilinx zynq7z035ffg676这个型号的板子，是因为需要做定位通信的项目。AD9361+ZYNQ 的组合，因为需要自己一个人做PL和PS端的工作，这两部分的很多细节我都不了解，于是我向老板的一个专门做这块的朋友请教了我的一些问题，下面继续来整理一下。

依稀记得，当我第一次接触ZYNQ的时候，是在一个从零开始的项目中，可以说是需求都没确定，只是需要FPGA与ARM结合的平台，在迷茫的选择中，我选择了xilinx zynq7z035ffg676这个型号的板子

两大优化方向：面积优化、速度优化，相互制约。

XILINX FPGA 芯片整体架构如下所示，整个芯片是以BANK进行划分的，不同的工艺、器件速度和对应的时钟具有不同的BANK数量（下面截图是以K7325tffg676为例）：左边的BANK都是HR BANK，右侧的最下面三个是HP BANK，最上面的四个BANK是transceiver

虽然很多FPGA工程师都是写代码，但是作为硬件编程工程师，如果不熟悉FPGA的底层资源和架构，是很难写出高质量的代码——至少很难写出复杂逻辑的高质量代码，也很难站在系统的层面去考虑芯片的选型等问题。那熟悉FPGA架构，首先最主要的一点，我们先来了解FPGA的IO

Xilinx FPGA都有一个独特的 ID ，也就是 Device DNA ，这个 ID 相当于我们的身份证，在 FPGA 芯片生产的时候就已经固定在芯片的 eFuse 寄存器中，具有不可修改的属性。在xilinx 7series 和 7series 以前，ID 都是 57bit 的，但是在 Xilinx 的 Ultraslace 架构下是 96bit 。