博客

上一篇文章讲到了如何生成可供Vitis使用的XRT platform。这次我们使用生成的platform来开发一个完整的加速器Demo并在ZCU06上跑通。

毕设要用到Xilinx家的ZCU106这块板子，了解到最近Xilinx统一了Vivado，XilinxSDK，并集成了常用开源IP核，推出了Vitis统一软件平台，使我们不再需要关注底层的Verilog实现，因此尝试使用Vitis开发一个神经网络加速器，作为毕设的基础。

Vitis + ZCU104案例教程分享

在使用ZYNQ进行开发设计时，往往需要对一些GPIO引脚进行配置，传统的配置方法通常在PL端进行管脚约束之后在Verilog代码中对相应引脚进行配置。这样如果开发过程中一旦有需要对管脚配置进行修改的话，那么就必须重新进行综合、布局布线、生成比特流文件，如果设计工程相对复杂的话，完成整个过程通常需要相当长一段时间。影响开发效率。

环境条件，首先需要安装opencv3.x版本，这个opencv是在执行test bench的时候才有用，个人理解就是能够生成处理后的图片，方便对比处理效果。不安装并不影响生成RTL kernel。

前提环境：开发板上电后，JTAG模式启动，SD卡已烧写系统文件，JTAG 和UART已连接主机。首先 下载驱动Linux_3.x.x_4.x.x_VCP_Driver_Source.zip

Vitis 加速基本平台创建

图文了解基于Vitis AI1.2 dpu平台测试

随着FPGA的不断发展，FPGA本身自带的PCIE硬核的数量越来越多，本文以ZU11EG为例介绍，如何进行对应的硬件引脚分配。

“重构”对于刚接触FPGA的人来说，可谓十分神秘，对于已经入门的人来说很“简单”，但是你真的了解FPGA的重构吗？

Vivado ML 版支持基于机器学习的算法以加速设计收敛。该技术具备基于机器学习的逻辑优化、延迟估算和智能设计运行，能够自动执行策略以减少时序收敛迭代，将复杂设计的编译时间缩短了 5 倍，同时还提供了突破性的平均达 10% 的结果质量提升

SPI 总线控制器支持与各种外设通信，例如存储器、温度传感器、压力传感器、模拟转换器、实时时钟、显示器和任何支持串行模式的SD卡等等。SPI 控制器可以在主模式、从模式或多主模式下工作。Zynq-7000 器件包括两个 SPI 控制器，该控制器基于 Cadence SPI 内核。

ZYNQ中的AXI接口包含三个类型，共9个，主要用于PS与PL的互联。今天我们重点来说一下ACP接口。

TTC 包含三个独立的定时器/计数器，PS中有两个TTC模块，总共有六个定时器/计数器，TTC 1 控制器可以配置为安全或非安全模式，使用nic301_addr_region_ctrl_registers.security_apb [ttc1_apb] 寄存器位。TTC 控制器内的三个定时器具有相同的安全状态。

利用SDR做一个收音机是所有入门SDR都会做的小项目，简单直观易上手的特点和“Hello World”、流水灯一样。本篇文章就带领大家利用AD936X+ZYNQ平台SDR做个SDR。

对于GP接口（general purpose）通用目的接口，有四个接口（两个从端口，两个主端口）。GP接口直接连接到的是中央互联区（central interconnect），然后由中央互联区再连接到OCM interconnect和存储器接口上。对于GP接口，通常使用他进行控制配置。

很多 FPGA 也是基于 SRAM 架构的，下载程序后运行，而断电后再次上电，需要重新下载程序。由此引出所谓的“固化”，即将程序下载到 EEPROM、Flash 等非易失性器件中，每次上电后从 EEPROM 或者 Flash 中加载对 FPGA 的配置（bitstream），比如 Xilinx FPGA 常用 QSPI Flash、SD 卡等方式。

今天给大侠带来Spartan-7 XC7S100程序固化 w25q128FVSG，解决xc7s不支持w25q系列芯片的问题，话不多说，上货。

Vivado HLS工具支持C/C ++浮点和双精度数据类型，它们基于IEEE-754标准定义的单、双精度二进制浮点格式。浮点数值格式由于精度有限不能表示每个实数。

FPGA里面的可执行文件都涉及到 *.bit， *.mcs， *.bin 和 *.elf，到底都有什么用，应该怎么用呢，这篇文章小编会简单介绍下这几种文件。