博客
Vitis统一软件平台将Xilinx各种软件统一，即支持Vitis嵌入式软件开发流程，又支持Vitis应用软件加速开发流程。本文介绍Vitis嵌入式软件中的linux应用程序开发流程。
PYNQ结合了Zynq与Python的优势，是机器学习/人工智能、边缘计算、大数据处理等算法加速的优秀平台。PYNQ这个名字来自于Python productivity for Zynq，PYNQ使用Python语言简化了Zynq应用程序开发过程。
Vitis官方文档主要有两个ug1400和ug1393 ，ug1400主要针对嵌入式软件设计，ug1393针对应用加速设计。本文结合以上两个文档，主要针对Zynq®-7000 SoC，和Zynq® UltraScale+™ MPSoCs应用加速开发流程进行简要介绍。
布局规划是为设计增加布局布线约束的过程。一个大型高速设计的布局规划是实现时序收敛的关键。好的布局规划可以大大提高设计性能，并确保设计结果的质量。差的布局规划具有相反的效果，使其无法满足时序约束，并导致设计结果与预期不符
Xilinx工具最新版本已经更新到2020.2，我之所以安装2020.1主要是因为PYNQ最新版本V2.6支持2020.1，今年会做一些PYNQ相关的开发。
在文章中如何将zcu106例程移植到自定义单板，描述了如何在自定义单板平台构建硬件平台、软件系统添加配方，运行zcu106例程。实现过程很复杂。zcu106单板的bsp不能直接用在习惯单板上呢？下面是我做的一些试点，大家可以参考。
软硬件系统构建好之后，VCU可以正常工作了。可以在VCU软件堆栈的不同层次上对VCU进行编解码，下面介绍一下使用VCU控制软件如何进行编解码。
硬件设计主要包括PS设置和VCU设置，VCU参考了pg252和zcu106例程，如下图所示。FZU5输入25MHz时钟，通过PLL产生33MHz和300MHz时钟输入到VCU。此外，PL部分还需要产生风扇控制信号，控制单板风扇。
yolo是目前目标检测落地到硬件中比较常用的AI模型，因为yolo标准版模型参数和计算量太大，所以目前暂时在zynq020上移植的是tiny版本，这里选用yolov3-tiny来移植，输入模型的图像源320x320@15Hz，模型各层如下（其中C是训练时的类别）
上一篇文章讲到了如何生成可供Vitis使用的XRT platform。这次我们使用生成的platform来开发一个完整的加速器Demo并在ZCU06上跑通。
毕设要用到Xilinx家的ZCU106这块板子，了解到最近Xilinx统一了Vivado，XilinxSDK，并集成了常用开源IP核，推出了Vitis统一软件平台，使我们不再需要关注底层的Verilog实现，因此尝试使用Vitis开发一个神经网络加速器，作为毕设的基础。
