Chiplet 峰会重磅预测：为何它是 AI 芯片破局关键？

图 1. Chiplet目前在哪些领域应用

就本次演示而言，Chiplet设计被定义为同一封装内的多个芯片，这些芯片使用针对封装内通信优化的信号相互通信（这排除了上图 1 中的前 3 个芯片）。

Handy 列出了使用Chiplet的九个令人信服的理由：

1、由于Reticle尺寸限制，设计尺寸过大，无法安装在单个芯片上，因此需要将其分割到多个芯片上。

2、较大的芯片良率较低，因此使用更多更小的Chiplet更经济。

3、先进工艺节点中大型设计（靠近光罩）的掩模成本可能在 3000 万美元到 5000 万美元之间。

4、Chiplet使芯片制造商能够将昂贵的工艺节点的使用限制在那些有利可图的地方。

5、它们使生成更多 SKU 变得更加容易。

6、它们能以更低的非经常性工程费用加快产品上市速度。

7、它们能够混合使用不同的晶圆技术，例如存储器与逻辑电路，或光学器件。

8、有些技术不会随着工艺节点的缩小而缩小（SRAM）。

9、Chiplet可以节省电能。

图 2. 良率与die面积的关系

Xilinx 使用多个Chiplet来制造大型 FPGA，是有效制造大型芯片的一个范例。图 2 展示了使用玻色-爱因斯坦曲线集计算出的良率图。大型单芯片的良率最低，因此对于大型应用（尤其是面向大型数据中心的 AI 应用）而言，Chiplet是一种更具经济效益的解决方案。

图 3. 大型单片芯片与小型Chiplet示例

Handy指出，图3中的表格由AMD首席执行官苏姿丰展示，旨在说明4芯片设计如何在成本仅为59%的情况下，提供更大的芯片面积和更优的解决方案。仅在具有明显优势时才使用昂贵的工艺节点也有助于降低成本。图4（如下）显示，SRAM的尺寸在5nm左右的工艺节点缩小后已基本停止。

图 4. SRAM 单元已停止缩放

根据以上数据，如果可以将SRAM放置在成本更低、工艺更老的芯片上，并通过混合键合技术连接，那么就没有理由在先进的工艺中占用宝贵的面积来制造SRAM。AMD的Zen 5和Zen 5c设计就是利用不同的核心芯片和/或不同数量的核心芯片来更经济地生产新SKU的例子。

HBM 是运用不同晶圆技术的一个例子，它将堆叠式 DRAM 工艺芯片与 CMOS 逻辑基片芯片相结合。CMOS 图像传感器 (CIS) 是另一个例子。未来还将出现更多类型的存储器——MRAM、ReRAM（电阻式）和 FRAM（铁电式）的出现，由于它们不会限制设计中其他部分的工艺，因此增加了应用的可能性。

电容是速度和低功耗的克星。对处理器而言，一切看起来都像电容——内存插槽、总线、DRAM 和扩展通道都需要消耗大量能量来摆动这些信号线。而走线在中介层上的信号线则具有更好的（更低的）电容特性。

图 5. 规模经济降低成本

规模经济降低成本。DRAM 与 NAND 的竞争推动了 SSD 的诞生。同样的现象也推动了 UCIe 的发展，它是规模扩大和 I/O 设计成本降低的副产品。

图 7. 所有这些人工智能支出是否可持续

英伟达的数据中心收入飙升，超大规模数据中心的资本支出在 2025 年超过 700 亿美元，约为 2024 年的两倍。人工智能支出在超大规模数据中心收入中的占比也更高，过去五年中，其收入占比大约翻了一番。

Handy指出，Chiplet本身并不会创造新的市场，但它们正在推动人工智能的发展。Chiplet是一种赋能技术，他预计混合键合技术将会成为一项非常重要的技术。

报告最后预测，到2031年，芯片市场规模将达到6000亿美元，与2025年半导体总收入大致相当。因此，在人工智能系统巨额资本支出的推动下，芯片市场渗透率将继续增长。