【工程师分享】解决问题Linux启动错误“ERROR: There's no '/dev' on rootfs.”不能mount sda2的根文件系统
judy 在 周五, 09/30/2022 - 16:59 提交
使用KR260 PetaLinux 2022.1 BSP创建工程后，使用产生的wic文件烧录tf卡，Linux启动报告错误
FPGA实时光追演示：Artix平台效能是锐龙R9-4900H CPU软解的50倍
judy 在 周五, 09/30/2022 - 10:50 提交
来自两位开发者的新工作流工具，使得一枚普通的 FPGA、能够实现较传统 x86 处理器更惊人的效率提升
Zynq UltraScale+ RFSoC ZCU111 评估套件 (rev 1.0 EVB) — 运行 TRD 时测量的 VADJ 值与 SCUI GUI 中设置的不同
judy 在 周五, 09/30/2022 - 10:16 提交
对于 ZCU111 rev 1.0 EVB 而言，如果 VADJ 值在 SCUI GUI 中配置为 1.8V（或保留默认值）
ZYNQ C++ 访问PL物理地址
guanxiao_505740 在 周五, 09/30/2022 - 09:26 提交
Linux 下应用程序要通过设备驱动程序来访问外设。这就需要在设备树中添加设备，并且编写设备驱动程序。
Vitis 视觉 AI 引擎 (AIE) 的设计方法
judy 在 周四, 09/29/2022 - 17:01 提交
Vitis 视觉 AIE 设计方法有助于设计人员利用 Vitis 视觉 AIE 库的功能，该功能主要针对 Versal 自适应计算加速平台 (ACAP)
Xilinx 7系列SelectIO结构之DCI（动态可控阻抗）技术（二）
judy 在 周四, 09/29/2022 - 16:54 提交
本文我们重点介绍一下内容：7系列FPGA DCI使用规则，DCI在HSTL和SSTL I/O标准中的使用举例
IDC发布中国AI大模型市场概览报告，细分市场主要供应商一览
judy 在 周四, 09/29/2022 - 14:47 提交
IDC于近日发布了《Market Glance：中国AI大模型市场概览，2022》报告，展示了中国AI大模型市场的构成和格局
JESD204接口调试总结——JESD204B调试界面
judy 在 周四, 09/29/2022 - 09:36 提交
多掌握的技能总是会派上用场的时候，这里我又要用VB.net来方便自己的调试。
瑞萨电子推出ClockMatrix助力基于5G的AMD Zynq UltraScale+™ RFSoC套件时序
judy 在 周三, 09/28/2022 - 14:30 提交
ClockMatrix器件为AMD RFSoC DFE开发平台和O-RU参考设计提供同步及软件解决方案
FPGA静态时序分析简单解读
joycha 在 周三, 09/28/2022 - 11:40 提交
任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式，老实说很晦涩，而且总能看到不同的版本