【工程师分享】MPSoC QSPI Flash 升级办法
judy 在 周一, 07/04/2022 - 17:07 提交
在系统设计时，在PetaLinux工程里，为boot.bin预留多个启动分区。使用命令cat /proc/mtd或者ls /dev/mtd*，看得到多个分区。
Zynq UltraScale+ MPSoC 上的视频处理加速 TRD
judy 在 周一, 07/04/2022 - 11:07 提交
本演示视频主要演示运行在 Zynq UltraScale+ MPSoC 上的可编程逻辑的视频处理加速。
MIPI D-PHY LogiCORE IP 产品指南(v4.3)
judy 在 周一, 07/04/2022 - 11:01 提交
MIPI D-PHY IP 专为摄像头和显示接口的视频或像素数据的传输和接收而设计。
从底层结构开始学习FPGA----RAM IP核及其关键参数介绍
judy 在 周一, 07/04/2022 - 10:17 提交
我们今天要学习的正是由BRAM资源构成的RAM IP核----Block Memory Generator。
AMD Xilinx MIPI solution
judy 在 周五, 07/01/2022 - 15:53 提交
MIPI典型应用是在ISP领域，CMOS senor输出视频流，给FPGA PHY层，串并转换后给协议层处理。
关于7系列FPGA LVDS和LVDS_25 I/O Bank兼容问题
judy 在 周五, 07/01/2022 - 11:15 提交
我们在设计外设和Xilinx 7系列FPGA互联时，经常会用到LVDS接口。如何正确的保证器件之间的互联呢？本博文整理了Xilinx官方相关技术问答
TCL脚本控制VIVADO-VIO调试核
judy 在 周五, 07/01/2022 - 09:36 提交
在用vivado开发过程中，经常vio调试核，如果要vio输出信号较多，并且信号触发顺序需要控制时，每次通过手动输入就有些麻烦
如何生成BRAM初始值的coe文件？
guanxiao_505740 在 周五, 07/01/2022 - 09:30 提交
Vivado中BRAM IP核是经常会用到的，而一种比较简便的给RAM赋初值的方式就是通过一个coe文件进行加载，那么如何用matlab来产生这样一个可直接使用的coe文件呢？
Kria KR260 机器人入门套件：通过硬件加速释放机器人
judy 在 周四, 06/30/2022 - 16:33 提交
Kria™ KR260机器人入门套件包括用于机器人、机器视觉、工业通信和控制应用的预建接口、可定制的硬件加速功能，并通过Kria SOM加快部署时间。
通过tcl脚本生成Block_RAM的IP
judy 在 周四, 06/30/2022 - 11:14 提交
Block_RAM应该是每个FPGA开发者经常遇到的，其作为一种固定资源存在于FPGA中，针对xilinx的BRAM，正常通过vivado的IP Core Generator得到