聊聊FPGA原型验证
judy 在 周一, 06/20/2022 - 15:45 提交
做FPGA的人很多，但其中做原型验证的人可能就比较少了，我做了一年多的FPGA原型验证，今天简单聊聊自己的一点感触。
Xilinx Bit文件格式详解
judy 在 周一, 06/20/2022 - 11:15 提交
Xilinx FPGA支持多种程序文件格式，如.bit/.bin/.rbt/.isc，最常用的为.bit格式，一般用于调试时下载到FPGA片内RAM，掉电会丢失
FPGA AMBA APB Bridge
judy 在 周一, 06/20/2022 - 10:15 提交
APB总线作为AMBA体系中低速的总线，通常用于CPU访问或者配置低速外设的寄存器。APB总线的功能与AXI-Lite总线相似
Teledyne e2v：通过杂散抑制IP，立即将宽带ADC的动态性能提高约10 dBFS
judy 在 周一, 06/20/2022 - 09:47 提交
DX4 - 与Xilinx Kintex® Ultrascale FPGA兼容的后处理算法可在宽带应用中提供高达10 dBFS的SFDR动态杂散抑制和接近1个有效位的额外分辨率。
Vitis AI 2.5正式发布，让 AI 加速体验更上一层楼
judy 在 周五, 06/17/2022 - 15:49 提交
本文将对 Vitis AI 2.5 的新功能及优化进行概述。
AMD Xilinx 助力打造超低时延的高频金融交易平台
judy 在 周五, 06/17/2022 - 12:18 提交
本次直播会议我们邀请到了来自 AMD 以及我们的合作伙伴的金融行业专家，共聚一堂与您分享AMD Xilinx 如何满足金融行业对超低时延的需求，以及面向高频交易的加速方案
从底层结构开始学习FPGA----存储单元之触发器、寄存器与锁存器
judy 在 周五, 06/17/2022 - 11:03 提交
在数字电路中存储单元有两种，一种是触发器，一种是锁存器。它们两者最大的区别是：前者通过时钟沿到来改变存储的输出状态，后者是通过电平变换来改变存储的输出状态。
AMD打磨AI战略：赛灵思、GPU、软件计划浮出水面
judy 在 周五, 06/17/2022 - 10:42 提交
近日，AMD举行2022年金融分析师日活动，在活动中公司高管表示，AMD拥有适合的芯片和软件在更广泛的AI领域开拓疆土。
Versal ACAP 设计指南
judy 在 周四, 06/16/2022 - 14:57 提交
本文档涵盖了以下设计进程：系统和解决方案规划，即确认系统级别的组件、性能、I/O 和数据传输要求，包括解决方案到 PS、PL 和 AI 引擎的应用映射。
AMD芯片定制，向第三方Chiplet打开大门
judy 在 周四, 06/16/2022 - 11:24 提交
随着 AMD 起航以制造更符合客户喜好的产品，AMD打开了芯片新大门。详细介绍了模块化芯片的未来，客户可以在定制芯片封装中混合和匹配非 AMD 处理器。