如何通过 Python 脚本对设备闪存进行编程
judy 在 周四, 01/20/2022 - 10:16 提交
为了对器件的闪存进行编程，必须使用 Vivado/Vivado Lab 或 SDK/Vitis 应用程序。每个选项都有不同的设置过程和编程命令。
使用Xilinx Vivado 创建自己板卡文件-以 EBAZ4205（旷板ZYNQ7010） 为例
judy 在 周四, 01/20/2022 - 09:38 提交
我们在使用Vivado创建工程时，每次都需要选择相关的板卡器件，比较麻烦，这篇文章就教你怎么创建属于自己的板卡文件，在创建工程时就可以像官方板卡一样在板卡列表里选择。
打造分子动力学计算专用引擎，加速新药研发
judy 在 周三, 01/19/2022 - 16:28 提交
雪湖科技设计并研发的 “Yaddle MD” 是一个基于 FPGA 的分子动力学专用引擎。这是一种在赛灵思 Alveo™ 加速器卡上实现的分子动力学计算专用解决方案。
挪威科技大学Revolve团队基于瑞苏盈科MPSoC核心板 打造电动方程式赛车
judy 在 周三, 01/19/2022 - 16:14 提交
大学生方程式汽车大赛是全球最大的大学生工程师竞赛，有来自全球大约1000所大学的团队参加。来自挪威科技大学的Revolve团队成立于2010年，已经打造了9辆方程式赛车，其中包括5辆四驱电动车。
如何使用 SDK 仅擦除闪存?
judy 在 周三, 01/19/2022 - 09:30 提交
在 Vivado Hardware Manger 中，无需重新编程即可擦除闪存。我如何只能擦除闪存而不写入新的引导映像？
《Xilinx - UG471中文翻译》（1）IDELAYE2原语介绍
judy 在 周三, 01/19/2022 - 09:10 提交
SelectIO，就是I/O接口以及I/O逻辑的总称。《UG471--SelectIO》 篇可以分成3部分：第1部分介绍I/O的电气特性，第2部分介绍I/O逻辑资源，第3部分介绍高级的I/O逻辑资源（serializer/deserializer）。
基于openE902的smart soc 的FPGA测试
judy 在 周二, 01/18/2022 - 16:49 提交
本文基于平头哥半导体公司开源的openE902 core、以及smart soc代码，做了FPGA的软件测试。
【工程师分享】使用Vivado，vck190 BIST 测试，遇到错误“IDCODE/SW CHECK: FAILED”，可以忽略
judy 在 周二, 01/18/2022 - 10:04 提交
按Xilinx的XTP613 - VCK190 Board Interface Test v2.1，运行BoardUI.exe，执行vck190 BIST 测试。注意，在开始之前，需要安装QSPI Flash子卡 X-EBM-01。
Xilinx SD-FEC硬核在5G-NR中的使用方法
judy 在 周二, 01/18/2022 - 09:30 提交
本文主要描述如何应用Xilinx的SD-FEC集成块硬核资源，进行5G-NR 通信系统PDSCH和PUSCH信道编解码开发。主要从SD-FEC集成块硬核特性、配置流程和注意事项等进行说明。
Tandem PROM 或 Tandem PCIe 是否需要 PERSIST 双重用途配置引脚？
judy 在 周二, 01/18/2022 - 09:22 提交
在 Tandem PROM 配置中需要 Configuration Persist。在第二阶段配置完成后，用于第一阶段和第二阶段配置的双用途 I/O 不能重新用作用户 I/O。