FPGA作为赛灵思的一项重要发明，以其可编程和灵活性著称。起初，FPGA只是用来仿真ASIC，再进行掩码处理和批量制造使用。不过ASIC相比FPGA来说明显在定制化上要求过高，流片量过小情况下成本反而更高，因此两者毫不冲突地“各司其职”。

在首日研讨会上，赛灵思执行副总裁兼有线与无线事业部总经理 Liam Madden 分享了5G缘何为赛灵思自适应 SoC 带来巨大机遇，以及赛灵思将如何凭借领先技术实现性能、功耗和性价比的革命性突破。想了解更多 5G技术的前沿洞察，洞见5G发展新机遇，请继续锁定12月9日下午13:30开启的 Xilinx Adapt China: 5G 线上直播吧！

使用FPGA进行神经网络加速需要编译器的支持，因为一个复杂的神经网络会产生大量的指令，手写指令不能满足通用化要求，费时又费力。编译器依据神经网络的图结构，产生硬件可执行指令序列。从广义上讲，编译器包括了前端和后端，前端主要实现从tensorflow等深度学习框架描述的网络结构形式到新表示的转化

在 I2C 接口中意外启用写入时， UltraScale 器件的 HW-SYSMON 出现问题。这将使攻击者可直接写入接口。

Xilinx® Spartan®-7系列提供了一系列低成本、高效率的FPGA。这些器件是专门为满足成本敏感型市场的特殊需求而设计的。

每美元的可视搜索吞吐量比 Amazon EC2 G4 实例快 10 倍。

用户在用第三方仿真器对Vivado设计做仿真的时候，面临的第一个任务就是做仿真库的编译。事实上，后续相当一部分碰到的问题都与仿真库编译相关。今天，我们就来梳理一下关于仿真库编译的方方面面。

3D视觉数据与我们的生活已经密不可分，在无人机测绘、实时摄影测量、AR/VR等领域有许多应用。视频的实时处理需要大量的计算，而无人机等移动应用需要低功耗便携式设备。PYNQ平台提供了正确的工具来实现基于这些约束的三维重建的完整管道。

使用 Bigstream 将 Apache Spark 工作负载加速多达 10 倍

Zynq UltraScale+ MPSoC VCU DDR 控制器是一款专用 DDR 控制器，只支持在 Zynq UltraScale+ MPSoC EV 部件上与 Zynq UltraScale+ MPSoC VCU（H.264/H.265 视频编解码器）连用。因此，调试将不同于 MIG 等传统 Xilinx DDR 控制器。