ZCU102 Ubuntu Vitis安装记录

Ubuntu 版本18.04,官网有下载,我没用虚拟机,直接留出硬盘空间安装,空间要留够,建议200,300G的吧。安装选标准安装就行了,最小和升级安装我感觉都不大好。 安装成功后,进安装升级,设置系统不升级,保留18.04,其他的全部升级。

【问答】2018.2 Ultra96:从 Matchbox 桌面关断 PetaLinux BSP,无法关断电路板

使用 2018.2 Ultra96 PetaLinux BSP 构建图像时,如果我在 Matchbox 桌面点击关断图标,电路板不关断。服务器窗口会关闭,屏幕变为空白,但电路板还在运行。

与 Vivado 设计套件联用的支持性第三方仿真器汇总

本文列出了能够与 Vivado 设计套件联用的支持性第三方仿真器。

【白皮书】在 FPGA 上部署 5G NR 无线通信

本白皮书通过一个 5G NR 小区搜索设计来说明该过程,介绍将 MATLAB® 算法和 Simulink® 模型直接转换为适用于 FPGA 的 HDL 的工作流。

Vitis Command Line Flow 和 Vitis Analyzer

该视频在命令行显示了 Vitis 流程的主要设计步骤。 然后显示了如何使用 Vitis Analyzer 以图形方式分析编译结果。

Xilinx FPGA 芯片选型

首先不管选择什么厂家的产品,都建议在其主流产品中选择合适的芯片。目前 Xilinx 主流的也是常用的几个 FPGA 产品系列,这里不谈传说中的后两个系列。

SmartNIC 架构:向加速器转型以及 FPGA 占据主导地位的理由

在本文中,我们将 SmartNIC 定义为 NIC,它允许在购买后的某个时刻将附加软件加载到 NIC 中,用于添加新功能或支持其他功能。这在很大程度上类似于您所购买的智能手机,然后从该供应商的应用商店安装应用。

SDAccel 和 Vitis 对Rtl 的Kernel的要求

本节文章参考的代买为xilinx github上vitis 的事例工程,主要是讲解如何写用户自己的rtl kernel

关于FPGA Timing约束问题?

在查看XILINX的时序文档中,对于InputDelay = Tcko, Tcko为时钟有效延到来时,D触发器从D端到Q端的时间,也可以叫CLOCK TO OUTPUT DELAY,寄存器输出延时。这个参数在一般的ADC手册里面,都找不到该参数,只有建立时间和保持时间。如何找这个Tcko的值?

关于ZCU104开发板VADJ__FMC电压无输出的回答

最近有不少同学在使用ZCU104开发板时遇到板上电压VADJ__FMC无输出的情况,熊猫君在这里越俎代庖冒充FAE做一下回答: