FPGA 开发圈 | FPGA 社区

如何设计调频连续波(FMCW)雷达？

judy 在周一, 10/21/2024 - 16:54 提交

调频连续波(FMCW)雷达是现代汽车驾驶辅助系统的核心技术，包括自适应巡航控制、车道偏离警告和盲点监测等功能

judy 在周一, 10/21/2024 - 15:51 提交

JESD204B是逻辑器件和高速ADC/DAC通信的一个串行接口协议，在此之前，ADC/DAC与逻辑器件交互的接口大致分为如下几种

judy 在周一, 10/21/2024 - 10:13 提交

无锡亚科鸿禹电子有限公司宣布正式加入甲辰计划，加速推动国产RISC-V生态建设与产业创新

judy 在周一, 10/21/2024 - 09:35 提交

RTG4 FPGA旨在为太空应用带来高水准的密度和效能，透过低功耗和抗配置故障来节省成本和工程工作量

judy 在周五, 10/18/2024 - 15:54 提交

机器人仿真使机器人工程师和研究人员能够创建机器人及其环境的虚拟模型

judy 在周五, 10/18/2024 - 14:59 提交

该层在程序中为IP层的子层，设计了接收ICMP请求包并回复的功能

judy 在周五, 10/18/2024 - 09:29 提交

AMD 7 系列器件生命周期延长至 2040 年，AMD UltraScale+™ 器件生命周期延长至 2045 年，AMD Versal™ 自适应 SoC 供应至 2045 年以后

judy 在周五, 10/18/2024 - 09:21 提交

FPGA与其他定制或半定制的集成电路不同，其自身的灵活性使其可以通过下载软件进行编程和重新编程

judy 在周四, 10/17/2024 - 16:56 提交

莱迪思Sentry为系统安全提供了一种全面的方法，帮助开发人员通过实时保护和恢复功能主动应对不断变化的网络威胁。

judy 在周四, 10/17/2024 - 11:26 提交

在Vesal器件的DDRMC DDR4/LPDDR4接口上，控制器的系统时钟源通常是由片外的差分时钟所提供的

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。